Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
149 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

149 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A test structure for contact and via failure analysis in deep-submicrometer CMOS technologies
    CABRINI, Alessandro ; CANTARELLI, Daniele ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 19 (2006), Heft 1, S. 57-66
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Simulation and Design Methodology for Hybrid SET-CMOS Integrated Logic at 22-nm Room-Temperature Operation
    PAREKH, Rutu ; BEAUMONT, Arnaud ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 59 (2012), Heft 4, S. 918-923
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Graphene Nanoribbon Spin Interconnects for Nonlocal Spin-Torque Circuits: Comparison of Performance and Energy Per Bit With CMOS Interconnects
    RAKHEJA, Shaloo ; NAEEMI, Azad
    In: I.E.E.E. transactions on electron devices, Jg. 59 (2012), Heft 1, S. 51-59
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Temperature Characteristics and Analysis of Monolithic Microwave CMOS Distributed Oscillators With Gm - -Varied Gain Cells and Folded Coplanar Interconnects
    BHATTACHARYYA, Kalyan ; SZYMANSKI, Ted H
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 7, S. 1332-1336
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    The Impact of On-Chip Interconnections on CMOS RF Integrated Circuits : Compact Interconnect Models for Gigascale Integration
    EL-DESOUKI, Munir M ; ABDELSAYED, Samar M ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 56 (2009), Heft 9, S. 1882-1890
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Measurement of Subnanosecond Delay Through Multiwall Carbon-Nanotube Local Interconnects in a CMOS Integrated Circuit
    CLOSE, Gael F ; YASUDA, Shinichi ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 56 (2009), Heft 1, S. 43-49
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 60-GHz Dual-Mode Class AB Power Amplifier in 40-nm CMOS
    DIXIAN, ZHAO ; REYNAERT, Patrick
    In: IEEE journal of solid-state circuits, Jg. 48 (2013), Heft 10, S. 2323-2337
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    THRU-Based Cascade De-embedding Technique for On-Wafer Characterization of RF CMOS Devices
    XI SUNG, LOO ; KIAT SENG, YEO ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 60 (2013), Heft 9, S. 2892-2899
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An Evaluation of the CMOS Technology Roadmap From the Point of View of Variability, Interconnects, and Power Dissipation
    BOEUF, Frédéric ; SELLIER, Manuel ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 55 (2008), Heft 6, S. 1433-1440
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    An On-Chip Multi-Mode Buck DC-DC Converter for Fine-Grain DVS on a Multi-Power Domain SoC Using a 65-nm Standard CMOS Logic Process : PATMOS 2009 Workshop
    ICHIHASHI, Motoi ; LHERMET, Hélène ; et al.
    In: Journal of low power electronics (Print), Jg. 6 (2010), Heft 1, S. 201-210
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A novel multilayer aperture-coupled cavity resonator for millimeter-wave CMOS RFICs
    MENG, MIAO ; NGUYEN, Cam
    In: IEEE transactions on microwave theory and techniques, Jg. 55 (2007), Heft 4, S. 783-787
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design of Low-Loss Transmission Lines in Scaled CMOS by Accurate Electromagnetic Simulations
    VECCHI, Federico ; REPOSSI, Matteo ; et al.
    In: IEEE journal of solid-state circuits, Jg. 44 (2009), Heft 9, S. 2605-2615
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A V-Band Common-Source Low Noise Amplifier in a 0.13 μm RF CMOS Technology and the Effect of Dummy Fills : Fundamentals and Applications of Advanced Semiconductor Devices
    KIM, Sungjin ; KIM, Hyunchul ; et al.
    In: IEICE transactions on electronics, Jg. 94 (2011), Heft 5, S. 807-813
    academicJournal
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Effects of layout methods of RF CMOS on noise performance
    WEN, WU ; SANG, LAM ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 52 (2005), Heft 12, S. 2753-2759
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    CMOS Driver-Receiver Pair for Low-Swing Signaling for Low Energy On-Chip Interconnects
    GARCIA MONTESDEOCA, José C ; MONTIEL-NELSON, Juan A ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 2, S. 311-316
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    RF passive components using metal line on Si CMOS : Analog Circuit and Device Technologies
    MASU, Kazuya ; OKADA, Kenichi ; et al.
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 6, S. 681-691
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Local clustering 3-D stacked CMOS technology for interconnect loading reduction
    XINNAN, LIN ; SHENGDONG, ZHANG ; et al.
    In: I.E.E.E. transactions on electron devices, Jg. 53 (2006), Heft 6, S. 1405-1410
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Fully Differential CMOS―MEMS DETF Oxide Resonator With Q > 4800 and Positive TCF
    CHEN, Wen-Chien ; LI, Ming-Huang ; et al.
    In: IEEE electron device letters, Jg. 33 (2012), Heft 5, S. 721-723
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A Cascade-Parallel Based Noise De-Embedding Technique for RF Modeling of CMOS Device
    LOO, X. S ; YEO, K. S ; et al.
    In: IEEE microwave and wireless components letters, Jg. 21 (2011), Heft 8, S. 448-450
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Chip-level performance maximization using ASIS (application-specific interconnect structure) wiring design concept for 45 nm CMOS generation : Low-power, high-speed LSIs and related technologies
    ODA, Noriaki ; IMURA, Hironori ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 4, S. 848-855
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -