Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
17 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

17 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 0.0285-mm 2 0.68-pJ/bit Single-Loop Full-Rate Bang-Bang CDR Without Reference and Separate FD Pulling Off an 8.2-Gb/s/μs Acquisition Speed of the PAM-4 Input in 28-nm CMOS.
    Zhao, Xiaoteng ; Chen, Yong ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-02-01), Heft 2, S. 546-561
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 56-Gb/s 50-mW NRZ Receiver in 28-nm CMOS.
    Atharav, Atharav ; Razavi, Behzad
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022), Heft 1, S. 54-67
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 10-Gb/s, 0.03-mm2, 1.28-pJ/bit Half-Rate Injection-Locked CDR With Path Mismatch Tracking Loop in a 28-nm CMOS Technology.
    Choo, Min-Seong ; Park, Kwanseo ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-10-01), Heft 10, S. 2812-2822
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 12 Gb/s 0.9 mW/Gb/s Wide-Bandwidth Injection-Type CDR in 28 nm CMOS With Reference-Free Frequency Capture.
    Masuda, Takashi ; Shinoda, Ryota ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 51 (2016-12-01), Heft 12, S. 3204-3215
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 1.2–6 Gb/s, 4.2 pJ/Bit Clock & Data Recovery Circuit With High Jitter Tolerance in 0.14 \mum CMOS.
    van der Wel, Arnoud P. ; den Besten, Gerrit W.
    In: IEEE Journal of Solid-State Circuits, Jg. 47 (2012-07-01), Heft 7, S. 1768-1775
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    On-Chip Jitter Measurement Using Jitter Injection in a 28 Gb/s PI-Based CDR.
    Liang, Joshua ; Sheikholeslami, Ali ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 53 (2018-03-01), Heft 3, S. 750-761
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 25-Gb/s 5-mW CMOS CDR/Deserializer.
    Jung, Jun Won ; Razavi, Behzad
    In: IEEE Journal of Solid-State Circuits, Jg. 48 (2013-03-01), Heft 3, S. 684-697
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Reference-Less Clock and Data Recovery Circuit Using Phase-Rotating Phase-Locked Loop.
    Shu, Guanghua ; Saxena, Saurabh ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 49 (2014-04-01), Heft 4, S. 1036-1047
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 56-Gb/s 8-mW PAM4 CDR/DMUX With High Jitter Tolerance.
    Hou, Guanrong ; Razavi, Behzad
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-09-01), Heft 9, S. 2856-2867
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 25.6-Gb/s Interface Employing PAM-4-Based Four-Channel Multiplexing and Cascaded Clock and Data Recovery Circuits in Ring Topology for High-Bandwidth and Large-Capacity Storage Systems.
    Toi, Takashi ; Wadatsumi, Junji ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-05-01), Heft 5, S. 1517-1526
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A 32-Gb/s 0.46-pJ/bit PAM4 CDR Using a Quarter-Rate Linear Phase Detector and a Self-Biased PLL-Based Multiphase Clock Generator.
    Zhang, Zhao ; Zhu, Guang ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 55 (2020-10-01), Heft 10, S. 2734-2746
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    DDJ-Adaptive SAR TDC-Based Timing Recovery for Multilevel Signaling.
    Hossain, Masum ; Aurangozeb ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-10-01), Heft 10, S. 2833-2844
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    An Inductorless 20-Gb/s CDR With High Jitter Tolerance.
    Kong, Long ; Chang, Yikun ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-10-01), Heft 10, S. 2857-2866
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 4-to-10.5 Gb/s Continuous-Rate Digital Clock and Data Recovery With Automatic Frequency Acquisition.
    Shu, Guanghua ; Choi, Woo-Seok ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 51 (2016-02-01), Heft 2, S. 428-439
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 3.12 pJ/bit, 19–27 Gbps Receiver With 2-Tap DFE Embedded Clock and Data Recovery.
    Hong, Zheng-Hao ; Liu, Yao-Chia ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 50 (2015-11-01), Heft 11, S. 2625-2634
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Burst-Mode Digital Receiver With Programmable Input Jitter Filtering for Energy Proportional Links.
    Choi, Woo-Seok ; Anand, Tejasvi ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 50 (2015-03-01), Heft 3, S. 737-748
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Blind Baud-Rate ADC-Based CDR.
    Ting, Clifford ; Liang, Joshua ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 48 (2013-12-01), Heft 12, S. 3285-3295
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -