Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
115 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Sprache

115 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  2. Detailansicht für Treffer 2 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  3. Detailansicht für Treffer 3 öffnen
    A 2.8-3.2-GHz Fractional-N Digital PLL With ADC-Assisted TDC and Inductively Coupled Fine-Tuning DCO
    YAO, Chih-Wei ; WILLSON, Alan N
    In: IEEE journal of solid-state circuits, Jg. 48 (2013), Heft 3, S. 698-710
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Low-Jitter Ring-DCO-Based Fractional-N Digital PLL With a 1/8 DTC-Range-Reduction Technique Using a Quadruple-Timing-Margin Phase Selector.
    Park, Hangi ; Hwang, Chanwoong ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-12-01), Heft 12, S. 3527-3537
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 1.0―4.0-Gb/s All-Digital CDR With 1.0-ps Period Resolution DCO and Adaptive Proportional Gain Control
    SONG, Heesoo ; KIM, Deok-Soo ; et al.
    In: IEEE journal of solid-state circuits, Jg. 46 (2011), Heft 2, S. 424-434
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 320-fs RMS Jitter and – 75-dBc Reference-Spur Ring-DCO-Based Digital PLL Using an Optimal-Threshold TDC
    Seong, Taeho ; Choi, Jaehyouk ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-09-01), S. 2501-2512
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 5.6 GHz to 11.5 GHz DCO for Digital Dual Loop CDRs.
    Titus, Ward S. ; Kenney, John G.
    In: IEEE Journal of Solid-State Circuits, Jg. 47 (2012-05-01), Heft 5, S. 1123-1130
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 2.8–3.2-GHz Fractional-$N$ Digital PLL With ADC-Assisted TDC and Inductively Coupled Fine-Tuning DCO
    Yao, Chih-Wei ; Willson, Alan N.
    In: IEEE Journal of Solid-State Circuits, Jg. 48 (2013-03-01), S. 698-710
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 5.6 GHz to 11.5 GHz DCO for Digital Dual Loop CDRs
    Titus, Ward S. ; Kenney, J.G.
    In: IEEE Journal of Solid-State Circuits, Jg. 47 (2012-05-01), S. 1123-1130
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 1.0–4.0-Gb/s All-Digital CDR With 1.0-ps Period Resolution DCO and Adaptive Proportional Gain Control
    Song, Heesoo ; Oh, Do-Hwan ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 46 (2011-02-01), S. 424-434
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Reference Oversampling PLL Achieving −256-dB FoM and −78-dBc Reference Spur.
    Seol, Ji-Hwan ; Choo, Kyojin ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 56 (2021-10-01), Heft 10, S. 2993-3007
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A clock generator with cascaded dynamic frequency counting loops for wide multiplication range applications
    CHEN, Pao-Lung ; CHUNG, Ching-Che ; et al.
    In: IEEE journal of solid-state circuits, Jg. 41 (2006), Heft 6, S. 1275-1285
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  14. Detailansicht für Treffer 14 öffnen
    A 0.5-V 1.6-mW 2.4-GHz Fractional-N All-Digital PLL for Bluetooth LE With PVT-Insensitive TDC Using Switched-Capacitor Doubler in 28-nm CMOS
    Feng Wei Kuo ; Babaie, Masoud ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 53 (2018-09-01), S. 2572-2583
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Clock Multiplication Techniques Using Digital Multiplying Delay-Locked Loops
    ELSHAZLY, Amr ; INTI, Rajesh ; et al.
    In: IEEE journal of solid-state circuits, Jg. 48 (2013), Heft 6, S. 1416-1428
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A Wideband 3.6 GHz Digital ΔΣ Fractional-N PLL With Phase Interpolation Divider and Digital Spur Cancellation
    ZANUSO, Marzo ; LEVANTINO, Salvatore ; et al.
    In: IEEE journal of solid-state circuits, Jg. 46 (2011), Heft 3, S. 627-638
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A 1.8-pJ/b, 12.5–25-Gb/s Wide Range All-Digital Clock and Data Recovery Circuit
    Verbeke, Marijn ; Ramon, Hannes ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 53 (2018-02-01), S. 470-483
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Dieser Titel kann aus lizenzrechtlichen Gründen nur im Campusnetz oder nach Anmeldung angezeigt werden!
    academicJournal
  19. Detailansicht für Treffer 19 öffnen
    A Low-Jitter Injection-Locked Multi-Frequency Generator Using Digitally Controlled Oscillators and Time-Interleaved Calibration.
    Yoon, Heein ; Park, Suneui ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 54 (2019-06-01), Heft 6, S. 1564-1574
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Sub-100 Fs RMS jitter 20 GHz Fractional- N Analog PLL With a BAW Resonator Based On-Chip 2.5 GHz Reference.
    Kalia, Sachin ; Finocchiaro, Salvatore ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-05-01), Heft 5, S. 1372-1384
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -