Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
16 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

16 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Process-Independent and Highly Linear DCO for Crowded Heterogeneous IoT Devices in 65-nm CMOS
    Mohammad Bagher Ghaznavi-Ghoushchi ; Gorji, J.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-12-01), S. 3369-3379
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 9.6-Gb/s 1.22-mW/Gb/s Data-Jitter Mixing Forwarded-Clock Receiver in 65-nm CMOS
    Chung, Sang-Hye ; Kim, Lee-Sup
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-10-01), S. 2023-2033
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    An <tex-math notation='LaTeX'>$80\times $ </tex-math> Analog-Implemented Time-Difference Amplifier for Delay-Line-Based Coarse-Fine Time-to-Digital Converters in 0.18- <tex-math notation='LaTeX'>$\mu $ </tex-math>m CMOS
    Shih, Horng-Yuan ; Lin, Sheng-Kai ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 23 (2015-08-01), S. 1528-1533
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Fully CMOS-Compatible On-Chip Optical Clock Distribution and Recovery
    Yuan, Guangwei ; Thangaraj, Charles ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 18 (2010-10-01), S. 1385-1398
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An On-Chip Monitoring Circuit for Signal-Integrity Analysis of 8-Gb/s Chip-to-Chip Interfaces With Source-Synchronous Clock
    Lee, Han-Yeol ; Lee, Pil-Ho ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 25 (2017-04-01), S. 1386-1396
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    2.31-Gb/s/ch Area-Efficient Crosstalk Canceled Hybrid Capacitive Coupling Interconnect for 3-D Integration
    Yoshikawa, Takefumi ; Teck Heng Lim ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-08-01), S. 2703-2711
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A Top-Down Design Methodology Encompassing Components Variations Due to Wide-Range Operation in Frequency Synthesizer PLLs
    Shih, Ishiang ; Shih, Yi-Chi ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2016, S. 1-12
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Total Jitter of Delay-Locked Loops Due to Four Main Jitter Sources
    Gholami, Mohammad
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2015, S. 1-10
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Process-Resilient Low-Jitter All-Digital PLL via Smooth Code-Jumping
    Huang, Shi-Yu ; Tzeng, Chao-Wen ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-12-01), S. 2240-2249
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    10–315-MHz Cascaded Hybrid Phase-Locked Loop for Pixel Clock Generation
    Song, Min-Young ; Ahn, Sunghoon ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 21 (2013-11-01), S. 2080-2093
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Injection-Locked Clocking: A Low-Power Clock Distribution Scheme for High-Performance Microprocessors
    Carpenter, Aaron ; Huang, Michael C. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 16 (2008-09-01), S. 1251-1256
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Low-Supply Sensitivity LC VCOs With Complementary Varactors
    Geng, Li ; Tang, Bingjun ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 28 (2020-07-01), S. 1589-1599
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Frequency-Boost Jitter Reduction for Voltage-Controlled Ring Oscillators
    Abshire, Pamela ; Lee, Tsung-Hsueh
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 24 (2016-10-01), S. 3156-3168
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A Mismatch-Insensitive Skew Compensation Architecture for Clock Synchronization in 3-D ICs
    Tejinder Singh Sandhu ; El-Sankary, Kamal
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2015, S. 1-14
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Fast Locking-in and Low Jitter PLLWith a Process-Immune Locking-in Monitor
    Chou, Hwai-Pwu ; Hu, Ming-Hong ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 22 (2014-10-01), S. 2216-2220
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Built-in Jitter Measurement Circuit With Calibration Techniques for a 3-GHz Clock Generator
    Jiang, Shu-Yu ; Chang, Chih-Yu ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 19 (2011-08-01), S. 1325-1335
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -