Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
58 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

58 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Non-Volatile Wideband Frequency Tuning of a Ring-Oscillator by Charge Trapping in High-k Gate Dielectric in 22nm CMOS
    Iyer, Subramanian S. ; Nouri, Sepideh
    In: IEEE Electron Device Letters, Jg. 42 (2021), S. 110-113
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    AC Device Variability in High- <tex-math notation='LaTeX'>$\kappa$ </tex-math> Metal-Gate CMOS Technology
    Narayanan, Vijay ; Lee, Dongsoo ; et al.
    In: IEEE Electron Device Letters, Jg. 40 (2019), S. 13-16
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Low-Leakage and Low-Trigger-Voltage SCR Device for ESD Protection in 28-nm High- $k$ Metal Gate CMOS Process
    Lin, Chun-Yu ; Ker, Ming-Dou ; et al.
    In: IEEE Electron Device Letters, Jg. 37 (2016-11-01), S. 1387-1390
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Full-Swing Clock Generating Circuits on Plastic Using a-IGZO Dual-Gate TFTs With Pseudo-CMOS and Bootstrapping
    Mativenga, Mallory ; Geng, Di ; et al.
    In: IEEE Electron Device Letters, Jg. 37 (2016-07-01), S. 882-885
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An Analytical Metal Resistance Model and Its Application for Sub-22-nm Metal-Gate CMOS
    Weng, Weihao ; Grunow, Stephan ; et al.
    In: IEEE Electron Device Letters, Jg. 36 (2015-04-01), S. 384-386
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    28-nm 2T High-<formula formulatype='inline'><tex Notation='TeX'>$K$</tex></formula> Metal Gate Embedded RRAM With Fully Compatible CMOS Logic Processes
    Tsai, Ming-Jinn ; Chrong Jung Lin ; et al.
    In: IEEE Electron Device Letters, Jg. 34 (2013-10-01), S. 1253-1255
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Device Circuit Co-Design Issues in Vertical Nanowire CMOS Platform
    Singh, Navab ; Kaushal, Gaurav ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-07-01), S. 934-936
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Vertical Silicon Nanowire Gate-All-Around Field Effect Transistor Based Nanoscale CMOS
    Anand, Bulusu ; Maheshwaram, S. ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-08-01), S. 1011-1013
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 0.26-$\mu\hbox{m}^{2}$ U-Shaped Nitride-Based Programming Cell on Pure 90-nm CMOS Technology
    Chrong Jung Lin ; Cheng, Kai-Yuan ; et al.
    In: IEEE Electron Device Letters, Jg. 28 (2007-09-01), S. 837-839
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A Novel Scheme for Fabricating CMOS Inverters With Poly-Si Nanowire Channels
    Lee, I-Che ; Kuo, Chia-Hao ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-06-01), S. 833-835
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A New Antifuse Cell With Programmable Contact for Advance CMOS Logic Circuits
    Chen, May-Be ; Chrong Jung Lin ; et al.
    In: IEEE Electron Device Letters, Jg. 29 (2008-05-01), S. 522-524
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Minimizing floating-body-induced threshold voltage variation in partially depleted SOI CMOS
    Wei, A. ; Bair, L.A. ; et al.
    In: IEEE Electron Device Letters, Jg. 17 (1996-08-01), S. 391-394
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Design of CMOS Transistors to Maximize Circuit FOM Using a Coupled Process and Mixed-Mode Simulation Methodology
    Chakravarthi, S. ; Venugopal, Ramesh ; et al.
    In: IEEE Electron Device Letters, Jg. 27 (2006-10-01), S. 863-865
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Potential vulnerability of dynamic CMOS logic to soft gate oxide breakdown
    Groeseneken, Guido ; Kaczer, Ben
    In: IEEE Electron Device Letters, Jg. 24 (2003-12-01), S. 742-744
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A model for gate-oxide breakdown in CMOS inverters
    Rodriguez, Rosana ; Linder, Barry P. ; et al.
    In: IEEE Electron Device Letters, Jg. 24 (2003-02-01), S. 114-116
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Monolithic CMOS digital integrated circuits in 6H-SiC using an implanted p-well process
    Melloch, Michael R. ; Cooper, James A. ; et al.
    In: IEEE Electron Device Letters, Jg. 18 (1997-05-01), S. 194-196
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    21-ps 0.1- mu m CMOS devices operating at room temperature
    Watanabe, K. ; Kawamura, Seiichiro ; et al.
    In: IEEE Electron Device Letters, Jg. 14 (1993-11-01), S. 533-535
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Highly Scalable Single Poly-Silicon Embedded Electrically Erasable Programmable Read Only Memory With Tungsten Control Gate by Full CMOS Process
    Chung, Chih-Ping ; Chang-Liao, Kuei-Shu
    In: IEEE Electron Device Letters, Jg. 36 (2015-04-01), S. 336-338
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    High-quality stacked CMOS inverter
    Hofflinger, B. ; Zingg, R.P. ; et al.
    In: IEEE Electron Device Letters, Jg. 11 (1990), S. 9-11
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Relating CMOS inverter lifetime to DC hot-carrier lifetime of NMOSFETs
    Hu, Chenming ; Lee, P.M. ; et al.
    In: IEEE Electron Device Letters, Jg. 11 (1990), S. 39-41
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -