Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
25 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

25 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Scan-Chain Circuit Design for BRAM Test Based on CLB
    He, Wang ; Dayu, Zhang ; et al.
    In: 2019 IEEE 3rd International Conference on Circuits, Systems and Devices (ICCSD), 2019-08-01, S. 55-58
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Using island-style bi-directional intra-CLB routing in low-power FPGAs
    Ayorinde, Oluseyi ; Qi, He ; et al.
    In: 2015 25th International Conference on Field Programmable Logic and Applications (FPL), 2015-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    QCA implementation of a MUX-Based FPGA CLB
    Amiri, Mohammad Amin ; Mahdavi, Mojdeh ; et al.
    In: 2008 International Conference on Nanoscience and Nanotechnology, 2008-02-01, S. 141
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Testing Approach for Xilinx FPGA's CLB
    Ming, Tang ; Guo-ping, Zhang ; et al.
    In: 2006 8th International Conference on Solid-State and Integrated Circuit Technology Proceedings, 2006, S. 2158
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    An area and configuration-bit optimized CLB architecture and timing-driven packing for FPGAs
    Garg, V. ; Chandrasekhar, V. ; et al.
    In: 19th International Conference on VLSI Design held jointly with 5th International Conference on Embedded Systems Design (VLSID'06), 2006, S. 1
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A survey on fault tolerance in FPGAs
    Harikrishna, B. ; Ravi, S.
    In: 2013 7th International Conference on Intelligent Systems and Control (ISCO), 2013, S. 265-270
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    H-tree CMOS logic circuit
    Cheng, Shun-Wen
    In: 2008 15th IEEE International Conference on Electronics, Circuits and Systems, 2008-08-01, S. 542
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design and implementation of Configurable Logic Block of an FPGA using quantum dot cellular automata
    Rani, D. Gracia Nirmala ; Mathumitha, C. ; et al.
    In: 2016 3rd International Conference on Devices, Circuits and Systems (ICDCS), 2016-03-01, S. 43-48
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    An efficient FPGA implementation in quantum-dot cellular automata
    Marciano, Abner Luis Panho ; Oliveira, Andre B. ; et al.
    In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013-09-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Design of a nanoscale Quantum-dot Cellular Automata Configurable Logic Block for FPGAs
    Balijepalli, Hemant ; Niamat, Mohammed
    In: 2012 IEEE 55th International Midwest Symposium on Circuits and Systems (MWSCAS), 2012-08-01, S. 622-625
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A function generator-based reconfigurable system
    Garg, V. ; Chandrasekhar, V. ; et al.
    In: Proceedings of the ASP-DAC 2005. Asia and South Pacific Design Automation Conference, Jg. 2 (2005), S. 905-909
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    An automatic testing technique for PLDs
    Elsayed, A. ; Elbably, M. ; et al.
    In: Proceedings of the Nineteenth National Radio Science Conference, 2002, S. 413-420
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Testing carry logic modules of SRAM-based FPGAs
    Sun, Xiaoling ; Xu, Jian ; et al.
    In: Proceedings 2001 IEEE International Workshop on Memory Technology, Design and Testing, 2001, S. 91-98
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Architectural Modifications to Enhance the Floating-Point Performance of FPGAs
    Beauchamp, M. J. ; Hauck, S. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 16 (2008-02-01), Heft 2, S. 177-187
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A new architecture for time-multiplexed FPGA and its circuit partitioning algorithm
    Lai, Yen-Tai ; Tai, Tzu-Chiang ; et al.
    In: TENCON 2008 - 2008 IEEE Region 10 Conference, 2008-11-01, S. 1
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    I/sub DDQ/ testing of bridging faults in logic resources of reconfigurable field programmable gate arrays
    Zhao, Lan ; Walker, D.M.H. ; et al.
    In: IEEE Transactions on Computers, Jg. 47 (1998-10-01), Heft 10, S. 1136-1152
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    An Efficient Design of Anderson PUF by Utilization of the Xilinx Primitives in the SLICEM
    Lotfy, A. ; Kaveh, M. ; et al.
    In: IEEE Access, Jg. 9 (2021), S. 23025-23034
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Design and implementation of basic building blocks of FPGA using memristor-transistor hybrid approach
    Farooq, U. ; Aslam, M.H.
    In: Fifth International Conference on the Innovative Computing Technology (INTECH 2015), 2015-05-01, S. 142-147
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Low power look-up table topologies for FPGAs
    Subbareddy, Thadigotla Venkata ; Reddy, Bommepalli Madhava ; et al.
    In: 2014 International Conference on Control, Instrumentation, Communication and Computational Technologies (ICCICCT), 2014-07-01, S. 91-94
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Uniform routing architecture for FPGA with embedded IP cores
    Wang, Liyun ; Wang, Yuan ; et al.
    In: 2009 IEEE 8th International Conference on ASIC, 2009-10-01, S. 109
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -