Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
9 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

9 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Delay Analysis of Half Subtractor using CMOS and Pass Transistor Logic
    Mehra, Rajesh ; Sharma, Ishika
    In: International Journal of Computer Applications, Jg. 141 (2016-05-17), S. 18-22
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Area Efficient Layout Design of CMOS Comparator using PTL Logic
    Jyoti ; Mehra, Rajesh
    In: International Journal of Computer Applications, Jg. 122 (2015-07-18), S. 14-17
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Performance Analysis of High Speed Domino CMOS Logic Circuits
    Akashe, Shyam ; SinghRathor, Vijay ; et al.
    In: International Journal of Computer Applications, Jg. 99 (2014-08-20), S. 23-28
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Modified Two Phase Clocked Adiabatic Static CMOS Logic
    Dhamani, Swati ; Saxena, Praveer ; et al.
    In: International Journal of Computer Applications, Jg. 93 (2014-05-21), S. 32-39
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Timing Optimization and Noise Tolerance Dynamic CMOS Logic Design
    Verma, Priya ; Singh, Jaikaran ; et al.
    In: International Journal of Computer Applications, Jg. 88 (2014-02-14), S. 22-25
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Reduction of Leakage Power using Stacking Power Gating Technique in Different CMOS Design Style at 45Nanometer Regime
    Akashe, Shyam ; Bhargava, Bhanupriya ; et al.
    In: International Journal of Computer Applications, Jg. 83 (2013-12-18), S. 19-26
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Low Power Pulsed Flip-Flop using Self Driven Pass Transistor Logic
    G. Mareswara Rao ; Rajendar, S.
    In: International Journal of Computer Applications, Jg. 80 (2013-10-18), S. 9-12
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Reduction of Power Dissipation in Logic Circuits
    Sreenivasa Rao Ijjada ; B.Ramparamesh ; et al.
    In: International Journal of Computer Applications, Jg. 24 (2011-06-30), S. 10-14
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    High Performance and Function Design on the Transistor Level
    Sharma, K. G. ; Sharma, Tripti
    In: International Journal of Computer Applications, Jg. 78 (2013-09-18), S. 33-35
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -