Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
56 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

56 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Low-Jitter 300MHz CMOS PLL for Double Data Rate Applications
    Volobuev, Pavel S. ; Fedorov, Roman A. ; et al.
    In: 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 2019, S. 1631-1635
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Design of low power, high speed PLL frequency synthesizer using dynamic CMOS VLSI technology
    Nirmalraj, T. ; Radhakrishnan, S. ; et al.
    In: 2017 IEEE International Conference on Power, Control, Signals and Instrumentation Engineering (ICPCSI), 2017-09-01, S. 1074-1076
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Jitter Estimation in a CMOS Tapered Buffer for an Application of Clock Distribution Network
    Illikkal, Muhammed Suhail ; Tripathi, Jai Narayan ; et al.
    In: 2019 Joint International Symposium on Electromagnetic Compatibility, Sapporo and Asia-Pacific International Symposium on Electromagnetic Compatibility (EMC Sapporo/APEMC), 2019-06-01, S. 301-304
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Design and implementation of a CMOS charge pump phase-locked loop
    Yapeng, Zhang ; Tianxiang, Ye ; et al.
    In: 2018 IEEE 4th Information Technology and Mechatronics Engineering Conference (ITOEC), 2018-12-01, S. 635-640
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 0.5V Low-Power All-Digital Phase-Locked Loop in 65nm CMOS Process for Wireless Sensing Applications
    Galapon, Fredrick Angelo R. ; Agaton, Mark Allen D. ; et al.
    In: TENCON 2018 - 2018 IEEE Region 10 Conference, 2018-10-01, S. 2122-2126
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    High performance two-stage charge-pump for spur reduction in CMOS PLL
    Park, Jung-woong ; Kim, Nam-soo ; et al.
    In: 2014 IEEE 11th International Multi-Conference on Systems, Signals & Devices (SSD14), 2014-02-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 32-mW 40-Gb/s CMOS NRZ transmitter
    Chang, Yikun ; Manian, Abishek ; et al.
    In: 2018 IEEE Custom Integrated Circuits Conference (CICC), 2018-04-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Design of a Low Power PLL in 90nm CMOS Technology
    Patil, Prashant Thane ; Ingale, Vaishali
    In: 2019 IEEE 5th International Conference for Convergence in Technology (I2CT), 2019-03-01, S. 1-3
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Design and Test with Proton Beam of a 1.2 Gb/s Semi-custom Serialiser Implemented in 180 nm CMOS with SEU Mitigation by TMR
    Lupi, Matteo ; Rinella, G. Aglieri ; et al.
    In: 2017 17th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2017-10-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Design of A 100MHz – 1.66GHz, 0.13µm CMOS phase locked loop
    Ayat, Mehdi ; Babaei, Behnam ; et al.
    In: 2010 International Conference on Electronic Devices, Systems and Applications, 2010-04-01, S. 154-158
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A900MHz-2GHz low-swing low-power 0.18/spl mu/m CMOS PLL
    Nouri, N. ; Mirabbasi, S.
    In: Canadian Conference on Electrical and Computer Engineering,, 2005, S. 1566-1569
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design and analysis of charge pump for PLL at 90nm CMOS technology
    Chandra, Ravi ; Anurag
    In: 2015 2nd International Conference on Recent Advances in Engineering & Computational Sciences (RAECS), 2015-12-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Architectures and design considerations of CMOS charge pumps for phase-locked loops
    El-Hage, M. ; Yuan, Fei
    In: CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), Jg. 1 (2003), S. 223-226
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 62MHz~316MHz Phase-Locked Loop Based on Ring Oscillator for ADC Clock Generator in 0.18m CMOS
    Yan, Yunfeng ; Yan, Taotao ; et al.
    In: 2011 Third International Conference on Measuring Technology and Mechatronics Automation, Jg. 1 (2011), S. 6-8
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Sub-Picosecond Hybrid DLL for Large-Scale Phased Array Synchronization
    Gal-Katziri, Matan ; Hajimiri, Ali
    In: 2018 IEEE Asian Solid-State Circuits Conference (A-SSCC), 2018-11-01, S. 231-234
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    An Enhanced Variable Phase Accumulator with Minimal Hardware Complexity Dedicated to ADPLL Applications
    Saad, Sehmi ; Mhiri, Mongia ; et al.
    In: 2018 15th International Multi-Conference on Systems, Signals & Devices (SSD), 2018-03-01, S. 1447-1452
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Design of FinFET based frequency synthesizer
    Tayenjam, Sobhana ; Sriram, S. R. ; et al.
    In: 2015 Annual IEEE India Conference (INDICON), 2015-12-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Single event transient tolerant high speed phase frequency detector for PLL based frequency synthesizer
    Prasad, Varsha ; Sandya, S
    In: International Conference on Circuits, Communication, Control and Computing, 2014-11-01, S. 77-80
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Fast statistical process variation analysis using universal Kriging metamodeling: A PLL example
    Okobiah, Oghenekarho ; Mohanty, Saraju P. ; et al.
    In: 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS), 2013-08-01, S. 277-280
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A 27 GHZ Phase-Lock Loop Phase Detector
    Carr, J.P. ; Frank, B.M.
    In: 2006 Canadian Conference on Electrical and Computer Engineering, 2006-05-01, S. 1506
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -