Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
33 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

33 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    An Automated Design Methodology for Ring Voltage-Controlled Oscillators in Nanometer CMOS Technologies
    Lee, D. ; Park, G. ; et al.
    In: IEEE Access, Jg. 11 (2023), S. 7530-7539
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A 28 GHz Static CML Frequency Divider with Back-Gate Tuning on 22-nm CMOS FD-SOI Technology
    Hietanen, Mikko ; Aikio, Janne ; et al.
    In: 2019 IEEE 19th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 2019, S. 1-3
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 1.52-GHz Super-Harmonic Injection-Locked Ring Oscillator in 130nm CMOS
    Fahmy, Eman Salah El-Din ; Ibrahim, Sameh Assem ; et al.
    In: 2019 IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS), 2019-08-01, S. 1037-1040
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 138Fsrms-Integrated-Jitter and −249dB-FoM Clock Multiplier with -51dBc Spur Using A Digital Spur Calibration Technique in 28-nm CMOS
    Li, Yi-An ; Niknejad, Ali M.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 640×480 Indirect Time-of-Flight CMOS Image Sensor with 4-tap 7-μm Global-Shutter Pixel and Fixed-Pattern Phase Noise Self-Compensation Scheme
    Keel, Min-Sun ; Jin, Young-Gu ; et al.
    In: 2019 Symposium on VLSI Circuits, 2019-06-01, S. 2
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 28Gbps reference-less VCO based CDR with separate proportional path technology in 65nm CMOS
    Wang, Dengjie ; Lv, Fangxu ; et al.
    In: 2017 International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2017-10-01, S. 1-2
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A 62MHz~316MHz Phase-Locked Loop Based on Ring Oscillator for ADC Clock Generator in 0.18m CMOS
    Yan, Yunfeng ; Yan, Taotao ; et al.
    In: 2011 Third International Conference on Measuring Technology and Mechatronics Automation, Jg. 1 (2011), S. 6-8
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Fully-Integrated Timers for Ultra-Low-Power Internet-of-Things Nodes—Fundamentals and Design Techniques
    Loo, M.H. ; Ramiah, H. ; et al.
    In: IEEE Access, Jg. 10 (2022), S. 65936-65950
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A Calibration-Free Fractional-N ADPLL using Retiming Architecture and a 9-bit 0.3ps-INL Phase Interpolator
    Jiang, Haoyun ; Zhang, Zherui ; et al.
    In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019-05-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A 27 GHZ Phase-Lock Loop Phase Detector
    Carr, J.P. ; Frank, B.M.
    In: 2006 Canadian Conference on Electrical and Computer Engineering, 2006-05-01, S. 1506
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Low Phase Noise Dll Clock Generator with a Programmable Dynamic Frequency Divider
    Du, Qingjin ; Zhuang, Jingcheng ; et al.
    In: 2006 Canadian Conference on Electrical and Computer Engineering, 2006-05-01, S. 701
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A low-power-consumption, supply-noise-insensitive charge pump PLL with a voltage regulator for on-chip clock generating in MAPS at STAR experiment
    Sun, Quan ; Brogna, Andrea S. ; et al.
    In: 2008 IEEE Nuclear Science Symposium Conference Record, 2008-10-01, S. 2032
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A High-Performance Low Complexity All-Digital Fractional Clock Multiplier
    Abou-El-Kheir, Nahla T. ; Mason, Ralph D. ; et al.
    In: 2019 IEEE Asian Solid-State Circuits Conference (A-SSCC), 2019-11-01, S. 73-76
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A 4-GHz Sub-harmonically Injection-Locked Phase-Locked Loop with Self-Calibrated Injection Timing and Pulsewidth
    Jin, Xuefan ; Kang, Dong-Seok ; et al.
    In: 2019 IEEE Asian Solid-State Circuits Conference (A-SSCC), 2019-11-01, S. 83-86
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 78 fs RMS Jitter Injection-Locked Clock Multiplier Using Transformer-Based Ultra-Low-Power VCO
    Sun, Zheng ; Liu, Hanli ; et al.
    In: ESSCIRC 2019 - IEEE 45th European Solid State Circuits Conference (ESSCIRC), 2019-09-01, S. 101-104
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A 1.6MHz Swing-Boosted Relaxation Oscillator with ±0.15%/V 23.4ppm/°C Frequency Inaccuracy using Voltage-to-Delay Feedback
    Zhou, Wei ; Goh, Wang Ling ; et al.
    In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019-05-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Programmable Frequency Divider With a Full Modulus Range and 50% Output Duty Cycle
    Wang, Y. ; Wu, Z. ; et al.
    In: IEEE Access, Jg. 8 (2020), S. 102032-102039
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A Quadrature PLL With Phase Mismatch Calibration for 32GS/s Time-Interleaved ADC
    Ma, S. ; Wu, T. ; et al.
    In: IEEE Access, Jg. 8 (2020), S. 219695-219708
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 65 nm Compact High Performance Fully Synthesizable Clock Multiplier Based on an Injection Locked Ring Oscillator
    Abou-El-Kheir, Nahla T. ; Mason, Ralph D. ; et al.
    In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018-05-27, S. 1-5
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Design of high frequency D flip flop circuit for phase detector application
    Saw, Suraj Kumar ; Meher, Preetisudha ; et al.
    In: TENCON 2017 - 2017 IEEE Region 10 Conference, 2017-11-01, S. 229-233
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -