Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
50 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

50 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Design and Performance Analysis of Configurable Logic Block (CLB) for FPGA using Various Circuit Topologies
    Ramana Kumari, J. L. V. ; Kranthi Kumar, V. ; et al.
    In: 2024 3rd International Conference for Innovation in Technology (INOCON), 2024-03-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Design and Implementation of SRAM for LUT and CLB Using Clocking Mechanism in Quantum-Dot Cellular Automata
    Zhang, Y. ; Zhu, C. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 69 (2022-09-01), Heft 9, S. 3909-3913
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    CLB: Coarse-Grained Precision Traffic-Aware Weighted Cost Multipath Load Balancing on PISA
    Robin, D.D. ; Khan, J.I.
    In: IEEE Transactions on Network and Service Management, Jg. 19 (2022-06-01), Heft 2, S. 784-803
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Configuration circuit design for burn-in test of clb based on structure
    Gao, Cheng ; Liu, Haitian ; et al.
    In: 2015 Prognostics and System Health Management Conference (PHM), 2015-10-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Fine-tuning CLB placement to speed up reconfigurations in NVM-based FPGAs
    Xue, Yuan ; Cronin, Patrick ; et al.
    In: 2015 25th International Conference on Field Programmable Logic and Applications (FPL), 2015-09-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Comparison of fault-tolerant fabless CLBs in SRAM-based FPGAs
    Dhia, Arwa Ben ; Naviner, Lirida ; et al.
    In: 2013 14th Latin American Test Workshop - LATW, 2013-04-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A novel CLB architecture and circuit packing algorithm for logic-area reduction in SRAM-based FPGAs
    Garg, V. ; Chandrasekhar, V. ; et al.
    In: Proceedings of the ASP-DAC 2005. Asia and South Pacific Design Automation Conference, Jg. 2 (2005), S. 791-794
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    An Improved Design of Low Power High Speed Configurable Logic Block using 90nm CMOS Technology
    Daiyan, K.M. ; Mustakim, Ahmed ; et al.
    In: 2023 7th International Conference on Computing Methodologies and Communication (ICCMC), 2023-02-23, S. 1574-1581
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Using Internal D Flip-Flops in FPGA as Alternative Memory
    Maden, Bilge Deniz ; Gunduzalp, Mustafa
    In: 2023 3rd International Conference on Electrical, Computer, Communications and Mechatronics Engineering (ICECCME), 2023-07-19, S. 1-4
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    An area and configuration-bit optimized CLB architecture and timing-driven packing for FPGAs
    Garg, V. ; Chandrasekhar, V. ; et al.
    In: 19th International Conference on VLSI Design held jointly with 5th International Conference on Embedded Systems Design (VLSID'06), 2006, S. 1
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Design of FPGA Building Blocks Using LTspice®
    Khairkar, Khushboo ; Khandekar, Prasad ; et al.
    In: 2021 4th International Conference on Recent Developments in Control, Automation & Power Engineering (RDCAPE), 2021-10-07, S. 256-259
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    High-Speed Configuration Strategy for Configurable Logic Block-Based TCAM Architecture on FPGA
    Ullah, Inayat ; Afzaal, Umar ; et al.
    In: 2018 21st Euromicro Conference on Digital System Design (DSD), 2018-08-01, S. 16-21
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Interconnect resources testing and faults diagnosis in field programmable gate arrays
    Liao, Yongbo ; Aiwu, Ruan ; et al.
    In: IEEE 2011 10th International Conference on Electronic Measurement & Instruments, Jg. 4 (2011-08-01), S. 185-189
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Sharing of SRAM Tables Among NPN-Equivalent LUTs in SRAM-Based FPGAs
    Meyer, J. ; Kocan, F.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 15 (2007-02-01), Heft 2, S. 182-195
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A survey on fault tolerance in FPGAs
    Harikrishna, B. ; Ravi, S.
    In: 2013 7th International Conference on Intelligent Systems and Control (ISCO), 2013, S. 265-270
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    High-Performance Placement Engine for Modern Large-Scale FPGAs With Heterogeneity and Clock Constraints
    Zhu, Z. ; Mei, Y. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Jg. 43 (2024-03-01), Heft 3, S. 956-969
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Logic algebra for exploiting shared SRAM-table based FPGAs for large LUT inputs
    Asghar, Ali ; Iqbal, Muhammad Mazher ; et al.
    In: 2017 First International Conference on Latest trends in Electrical Engineering and Computing Technologies (INTELLECT), 2017-11-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Non-volatile look-up table based FPGA implementations
    Xie, Lei ; Du Nguyen, Hoang Anh ; et al.
    In: 2016 11th International Design & Test Symposium (IDT), 2016-12-01, S. 165-170
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Open-source Hardware: Different Approaches to Softcore implementation
    Hiremath, Sneha ; Chickerur, Satyadhyan ; et al.
    In: 2022 International Conference on Distributed Computing, VLSI, Electrical Circuits and Robotics ( DISCOVER), 2022-10-14, S. 76-83
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Area optimized implementation of AES algorithm on FPGA
    Deshpande, Hrushikesh S. ; Karande, Kailash J. ; et al.
    In: 2015 International Conference on Communications and Signal Processing (ICCSP), 2015-04-01, S. 10-14
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -