Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
85 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

85 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    In-NVRAM Unified PUF and TRNG Based on Standard CMOS Technology
    Serrano, Ronaldo ; Sarmiento, Marco ; et al.
    In: 2023 IEEE International Symposium on Circuits and Systems (ISCAS), 2023-05-21, S. 1-5
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Sub-0.2 pJ/Access Schmitt Trigger Based 1-kb 8T SRAM Implemented Using 40-nm CMOS Process
    Reddy, Shiva ; Sangalang, Ralph Gerard B. ; et al.
    In: 2022 International Conference on IC Design and Technology (ICICDT), 2022-09-21, S. 24-27
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Post Simulation of High Speed Sense Amplifiers using 45 nm CMOS Technology Used in IOT Application
    Singh, Thakurendra ; Tomar, V.K.
    In: 2022 2nd International Conference on Power Electronics & IoT Applications in Renewable Energy and its Control (PARC), 2022-01-21, S. 1-6
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    CMOS Transistor-Based Memristor Emulator Circuit Design for High Frequency Applications
    Adesina, Naheem Olakunle ; Khan, Md Azmot Ullah ; et al.
    In: 2021 IEEE 12th Annual Information Technology, Electronics and Mobile Communication Conference (IEMCON), 2021-10-27, S. 708-714
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Sensing design issues in deep submicron CMOS SRAMs
    Natarajan, A. ; Shankar, V. ; et al.
    In: IEEE Computer Society Annual Symposium on VLSI: New Frontiers in VLSI Design (ISVLSI'05), 2005, S. 42-45
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    CMOS IC reliability indicators and burn-in economics
    Righter, A.W. ; Hawkins, C.F. ; et al.
    In: Proceedings International Test Conference 1998 (IEEE Cat. No.98CH36270), 1998, S. 194-203
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Efficient Output Esd Protection Of High-speed Sram Ic With Well-coupled Technique In Sub-pm Cmos Technology
    Wu, Chau-Neng ; Ker, Ming-Dou ; et al.
    In: Proceedings of Technical Papers. International Symposium on VLSI Technology, Systems, and Applications, 1997, S. 40-43
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Power and Area Efficient Column-Parallel ADC Architectures for CMOS Image Sensors
    Snoeij, Martijn F. ; Theuwissen, Albert J.P. ; et al.
    In: 2007 IEEE Sensors, 2007-10-01, S. 523
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A 128/spl times/128 CMOS image sensor with analog memory for synchronous image capture
    Chapinal, G. ; Bota, S.A. ; et al.
    In: IEEE Sensors Journal, Jg. 2 (2002-04-01), Heft 2, S. 120-127
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    AN ultra low power fault tolerant SRAM design in 90nm CMOS
    Wang, Kuande ; Chen, Li ; et al.
    In: 2009 Canadian Conference on Electrical and Computer Engineering, 2009-05-01, S. 1076
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    High-κ/metal gate low power bulk technology - Performance evaluation of standard CMOS logic circuits, microprocessor critical path replicas, and SRAM for 45nm and beyond
    Park, D. G. ; Stein, K. ; et al.
    In: 2009 International Symposium on VLSI Technology, Systems, and Applications, 2009-04-01, S. 90
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Low cost 65nm CMOS platform for Low Power & General Purpose applications
    Arnaud, F. ; Duriez, B. ; et al.
    In: Digest of Technical Papers. 2004 Symposium on VLSI Technology,, 2004, S. 10-11
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A highly versatile 0.18 /spl mu/m CMOS technology with dense embedded SRAM
    Bhat, M. ; Shi, S. ; et al.
    In: 2000 Symposium on VLSI Technology. Digest of Technical Papers (Cat. No.00CH37104), 2000, S. 166-167
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    SESO memory: a CMOS compatible high density embedded memory technology for mobile applications
    Atwood, B. ; Ishii, T. ; et al.
    In: 2002 Symposium on VLSI Circuits. Digest of Technical Papers (Cat. No.02CH37302), 2002, S. 154-155
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Effects of gate-to-body tunneling current on PD/SOI CMOS SRAM
    Joshi, R.V. ; Chuang, C.T. ; et al.
    In: 2001 Symposium on VLSI Technology. Digest of Technical Papers (IEEE Cat. No.01 CH37184), 2001, S. 75-76
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Ultra-low power and high speed SRAM for mobile applications using single Poly-Si gate 90 nm CMOS technology
    Koh, K. ; Hwang, B.J. ; et al.
    In: 2003 Symposium on VLSI Technology. Digest of Technical Papers (IEEE Cat. No.03CH37407), 2003, S. 67-68
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A novel 6.4 /spl mu/m/sup 2/ full-CMOS SRAM cell with aspect ratio of 0.63 in a high-performance 0.25 /spl mu/m-generation CMOS technology
    Kim, K.J. ; Youn, J.M. ; et al.
    In: 1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216), 1998, S. 68-69
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A hp22 nm node low operating power (LOP) technology with sub-10 nm gate length planar bulk CMOS devices
    Yasutake, N. ; Ohuchi, K. ; et al.
    In: Digest of Technical Papers. 2004 Symposium on VLSI Technology,, 2004, S. 84-85
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 6.93-/spl mu/m/sup 2/ n-gate full CMOS SRAM cell technology with high-performance 1.8-V dual-gate CMOS for peripheral circuits
    Minami, M. ; Ohki, N. ; et al.
    In: 1995 Symposium on VLSI Technology. Digest of Technical Papers, 1995, S. 13-14
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Soft error rates in deep-submicron CMOS technologies
    Heijmen, T.
    In: 12th IEEE International On-Line Testing Symposium (IOLTS'06), 2006, S. 1
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -