Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
69 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

69 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Performance Evaluation of Pulse Triggered Flip-Flops in 32 nm CMOS Regime
    Shah, O.A. ; Sahu, K. ; et al.
    In: 2023 2nd International Conference on Applied Artificial Intelligence and Computing (ICAAIC), 2023-05-04, S. 1477-1482
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    10-bit SAR ADC Design in a Double-Poly 180 nm CMOS Process
    Dubovitskiy, Konstantin A. ; Liubavin, Kirill D. ; et al.
    In: 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus), 2021-01-26, S. 102-105
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    A 12-bit 100MS/s SAR ADC With Equivalent Split-Capacitor and LSB-Averaging in 14-nm CMOS FinFET
    Zheng, Y. ; Lan, J. ; et al.
    In: IEEE Access, Jg. 9 (2021), S. 169107-169121
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Design of CMOS Based D Flip-Flop with Different Low Power Techniques
    Bhardwaj, Aman ; Chauhan, Vedang ; et al.
    In: 2019 6th International Conference on Signal Processing and Integrated Networks (SPIN), 2019-03-01, S. 834-839
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Power Reduction in Domino Logic Using Clock Gating in 16nm CMOS Technology
    Singhal, Smita ; Mehra, Anu ; et al.
    In: 2019 6th International Conference on Signal Processing and Integrated Networks (SPIN), 2019-03-01, S. 274-277
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Design of Power Efficient Low-Offset Dynamic Latch Comparator using 90nm CMOS Process
    Varshney, Vikrant ; Dubey, Avaneesh K. ; et al.
    In: 2018 3rd International Innovative Applications of Computational Intelligence on Power, Energy and Controls with their Impact on Humanity (CIPECH), 2018-11-01, S. 229-233
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    8-Bit high speed, power efficient SAR ADC designed in 90 nm CMOS technology
    Singh, Vijay Pratap ; Sharma, Gaurav Kumar ; et al.
    In: 2017 8th International Conference on Computing, Communication and Networking Technologies (ICCCNT), 2017-07-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Low power VLSI circuit implementation using mixed static CMOS and domino logic with delay elements
    Kar, Rajib ; Mandal, Durbadal ; et al.
    In: 2011 IEEE Student Conference on Research and Development, 2011-12-01, S. 370-374
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Area and power analysis of adiabatic 2×1 multiplexer design on 65nm CMOS technology
    Sharma, Anjali ; Sohal, Harsh ; et al.
    In: 2016 5th International Conference on Wireless Networks and Embedded Systems (WECON), 2016-10-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Optimized Stage Ratio of Tapered CMOS Inverters for Minimum Power and Mismatch Jitter Product
    Dutta, Ramen ; Bhattacharyya, Tarun Kanti ; et al.
    In: 2010 23rd International Conference on VLSI Design, 2010, S. 152
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Energy-efficient high-speed CMOS pipelined multiplier
    Aguirre-Hernandez, Mariano ; Linares-Aranda, Monico
    In: 2008 5th International Conference on Electrical Engineering, Computing Science and Automatic Control, 2008-11-01, S. 460
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Design of a 3rd order CMOS sigma-delta modulator with the faster conversion rates using zero-pole canceling technique
    Jun Han Park ; Kwang Sub Yoon
    In: Proceedings of IEEE. IEEE Region 10 Conference. TENCON 99. 'Multimedia Technology for Asia-Pacific Information Infrastructure' (Cat. No.99CH37030), Jg. 1 (1999), S. 282-285
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    1-Bit Full Adder Output Analysis Using Adiabatic ECRL Technique
    Pravitha, B. ; Vishnu, D. ; et al.
    In: 2020 Advanced Computing and Communication Technologies for High Performance Applications (ACCTHPA), 2020-07-01, S. 226-230
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of Low Power High-Speed SAR ADC-A Review
    Devitha, P. S ; George, Anuja
    In: 2019 3rd International Conference on Computing Methodologies and Communication (ICCMC), 2019-03-01, S. 864-868
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Design of Low Power and High Speed VLSI Domino Logic Circuit
    J, Praveen ; Aishwarya, Aishwarya ; et al.
    In: 2018 4th International Conference on Applied and Theoretical Computing and Communication Technology (iCATccT), 2018-09-01, S. 125-130
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    PROGRES: A Programmable Green Router With Controlled Service Rate
    Liu, P. ; Chaudhry, S.R. ; et al.
    In: IEEE Access, Jg. 7 (2019), S. 143792-143804
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Static Low-Power 17T True Single Phase Clocking Flip-Flop Based on Logic Structure Optimization
    Ajay Kumar, G C ; Bagewadi, Shrinidhi N ; et al.
    In: 2018 3rd IEEE International Conference on Recent Trends in Electronics, Information & Communication Technology (RTEICT), 2018-05-01, S. 680-685
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    DFAL based implementation of frequency divider-by-3
    Nitish ; Pandey, Neeta ; et al.
    In: 2015 Annual IEEE India Conference (INDICON), 2015-12-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Adiabatic logic: An alternative approach to low power application circuits
    Bhati, Preeti ; Rizvi, Navaid Z.
    In: 2016 International Conference on Electrical, Electronics, and Optimization Techniques (ICEEOT), 2016-03-01, S. 4255-4260
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Modified energy efficient carry save adder
    Bennet, Benisha ; Maflin, S.
    In: 2015 International Conference on Circuits, Power and Computing Technologies [ICCPCT-2015], 2015-03-01, S. 1-4
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -