Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
240 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Sprache

240 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Back-End-of-Line Compatible Fully Depleted CMOS Inverters Employing Ge p-FETs and α-InGaZnO n-FETs
    Han, Kaizhen ; Wang, Chengkuan ; et al.
    In: IEEE Electron Device Letters, Jg. 42 (2021-10-01), S. 1488-1491
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Assessment of Germanane Field-Effect Transistors for CMOS Technology
    Yoon, Youngki ; AlMutairi, AbdulAziz ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017-12-01), S. 1743-1746
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Impact of Series Resistance on Bulk CMOS Current Matching Over the 5–300K Temperature Range
    Nguyen Cong Dao ; Leong, Philip H. W. ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017-07-01), S. 847-850
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Charge Trap Transistor (CTT): An Embedded Fully Logic-Compatible Multiple-Time Programmable Non-Volatile Memory Element for High- $k$ -Metal-Gate CMOS Technologies
    Khan, Faraz ; Iyer, Subramanian S. ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017), S. 44-47
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Full-Swing Clock Generating Circuits on Plastic Using a-IGZO Dual-Gate TFTs With Pseudo-CMOS and Bootstrapping
    Mativenga, Mallory ; Geng, Di ; et al.
    In: IEEE Electron Device Letters, Jg. 37 (2016-07-01), S. 882-885
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Correction to 'Broadband Terahertz Power Detectors Based on 90-nm Silicon CMOS Transistors With Flat Responsivity Up to 2.2 THz' [Sep 18 1413-1416]
    Lisauskas, Alvydas ; Roskos, Hartmut G. ; et al.
    In: IEEE Electron Device Letters, 2019
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    ESD Robust Fully Salicided 5-V Integrated Power MOSFET in Submicron CMOS
    Prabhu, Manjunatha ; Lee, Jian-Hsing ; et al.
    In: IEEE Electron Device Letters, Jg. 38 (2017-05-01), S. 623-625
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A Self-Aligned Gate-Last Process Applied to All-III–V CMOS on Si
    Svensson, Johannes ; Jönsson, Adam ; et al.
    In: IEEE Electron Device Letters, 2018
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    High-Speed Pseudo-CMOS Circuits Using Bulk Accumulation a-IGZO TFTs
    Nam, Hyoungsik ; Mativenga, Mallory ; et al.
    In: IEEE Electron Device Letters, Jg. 36 (2015-02-01), S. 153-155
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Bilayer Graphene Tunneling FET for Sub-0.2 V Digital CMOS Logic Applications
    Nourbakhsh, Amirhasan ; Agarwal, Tarun ; et al.
    In: IEEE Electron Device Letters, Jg. 35 (2014-12-01), S. 1308-1310
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    CMOS On-Chip Stable True-Random ID Generation Using Antenna Effect
    Tang, Fang ; Mohamad, Saqib ; et al.
    In: IEEE Electron Device Letters, Jg. 35 (2014), S. 54-56
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Compact Layout of DT-MOS Transistor With Source-Follower Subcircuit in 90-nm CMOS Technology
    Hsu, Heng-Ming ; Lee, Tai-Hsing
    In: IEEE Electron Device Letters, Jg. 29 (2008-04-01), S. 392-395
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Methodology for Determination of Process Induced BTI Variability in MG/HK CMOS Technologies Using a Novel Matrix Test Structure
    Kerber, Andreas
    In: IEEE Electron Device Letters, Jg. 35 (2014-03-01), S. 294-296
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    CMOS Inverter Based on Gate-All-Around Silicon-Nanowire MOSFETs Fabricated Using Top-Down Approach
    Balasubramanian, N. ; Buddharaju, K.D. ; et al.
    In: IEEE Electron Device Letters, Jg. 28 (2007-11-01), S. 1021-1024
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Multiple-Gate CMOS Thin-Film Transistor With Polysilicon Nanowire
    Kim, Changhoon ; Kim, Sungho ; et al.
    In: IEEE Electron Device Letters, Jg. 29 (2008), S. 102-105
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Voltage Ramp Stress for Hot-Carrier Screening of Scaled CMOS Devices
    Kerber, Andreas ; McMahon, William ; et al.
    In: IEEE Electron Device Letters, Jg. 33 (2012-06-01), S. 749-751
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Effects of High-Pressure Annealing on Random Telegraph Signal Noise Characteristic of Source Follower Block in CMOS Image Sensor
    Kwon, Sung-Kyu ; Kwak, Ho-Young ; et al.
    In: IEEE Electron Device Letters, Jg. 34 (2013-02-01), S. 190-192
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    CMOS-Compatible Vertical-Silicon-Nanowire Gate-All-Around p-Type Tunneling FETs With $\leq 50$-mV/decade Subthreshold Swing
    Gandhi, R. ; Banerjee, Kaustav ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-11-01), S. 1504-1506
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Organic Pseudo-CMOS Circuits for Low-Voltage Large-Gain High-Speed Operation
    Yamamoto, Tatsuya ; Ikeda, M. ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-10-01), S. 1448-1450
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Low-Temperature Hybrid CMOS Circuits Based on Chalcogenides and Organic TFTs
    Gnade, Bruce E. ; Quevedo-Lopez, Manuel ; et al.
    In: IEEE Electron Device Letters, Jg. 32 (2011-08-01), S. 1086-1088
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -