Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
30 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Schlagwort

Verlag

Sprache

30 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Comparative Analysis of Modeling CMOS Majority Gates When Collecting a Charge from Tracks of Single Ionizing Particles
    V. Ya. Stenin ; Katunin, Yu. V.
    In: Russian Microelectronics, Jg. 50 (2021-07-01), S. 253-263
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Integrated CMOS Microwave Power Converter for Passive Wireless Devices
    Konoplev, Boris G. ; Sinyukin, A. S.
    In: Russian Microelectronics, Jg. 50 (2021-05-01), S. 189-196
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Modeling the Characteristics of SOI CMOS Nanotransistors with an Asymmetric Surrounding Gate
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 49 (2020-09-01), S. 324-331
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Modeling of Single Ionizing Particle Impacts on Logical Elements of a CMOS Triple Majority Gate
    Katunin, Yu.V. ; V. Ya. Stenin
    In: Russian Microelectronics, Jg. 49 (2020-05-01), S. 214-223
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Methods of Improving the Accuracy of Simulating Delays and Peak Currents of Combinational CMOS-Circuits at the Logical Design Level
    Ivanova, G. A. ; Ryzhova, D. I.
    In: Russian Microelectronics, Jg. 48 (2019-12-01), S. 477-484
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Modeling the Charge Collection from a Track of an Ionizing Particle in Upset Hardened CMOS Trigger Elements
    V. Ya. Stenin ; Katunin, Yu. V.
    In: Russian Microelectronics, Jg. 48 (2019-11-01), S. 381-393
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Modeling the CMOS Characteristics of a Completely Depleted Surrounding-Gate Nanotransistor and an Unevenly Doped Working Region
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 48 (2019-11-01), S. 394-401
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Extracting a Logic Gate Network from a Transistor-Level CMOS Circuit
    Cheremisinov, Dmitry I. ; Cheremisinova, Liudmila D.
    In: Russian Microelectronics, Jg. 48 (2019-05-01), S. 187-196
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Simulation of the potential distribution in an inhomogeneously doped workspace of a double-gate SOI CMOS nanotransistor
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 46 (2017-03-01), S. 139-148
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Basic memory elements using DICE cells for fault-tolerant 28 nm CMOS RAM
    Stepanov, Pavel ; V. Ya. Stenin
    In: Russian Microelectronics, Jg. 44 (2015-11-01), S. 368-379
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Simulation of the characteristics of the DICE 28-nm CMOS cells in unsteady states caused by the effect of single nuclear particles
    V. Ya. Stenin
    In: Russian Microelectronics, Jg. 44 (2015-09-01), S. 324-334
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Modeling the characteristics of trigger elements of two-phase CMOS logic, taking into account the charge sharing effect under exposure to single nuclear particles
    V. Ya. Stenin ; Stepanov, Pavel ; et al.
    In: Russian Microelectronics, Jg. 43 (2014-03-01), S. 112-124
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Simulation of the local effect of nuclear particles on 65-nm CMOS DICE memory cells
    V. Ya. Stenin ; Stepanov, P. V.
    In: Russian Microelectronics, Jg. 41 (2012-07-01), S. 231-238
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Optimization of parameters of double-gate sub-20 nanometers SOI CMOS transistors with architecture 'without overlapping'
    Masalsky, N. V.
    In: Russian Microelectronics, Jg. 41 (2012), S. 51-58
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Single-event-upset susceptibility simulation of sub-1-μm CMOS dual-path inverters
    V. Ya. Stenin ; Ol’chev, S. I.
    In: Russian Microelectronics, Jg. 41 (2012-03-01), S. 132-142
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Memory-cell layout as a factor in the single-event-upset susceptibility of submicron dice CMOS SRAM
    V. Ya. Stenin ; Cherkasov, I. G.
    In: Russian Microelectronics, Jg. 40 (2011-05-01), S. 170-175
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    The use of stressed silicon in MOS transistors and CMOS structures
    Neizvestnyi, I. G. ; Gridchin, V. A.
    In: Russian Microelectronics, Jg. 38 (2009-03-01), S. 71-86
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Fully depleted SOI CMOS logic gates for low-voltage applications
    Masal’skii, N. V.
    In: Russian Microelectronics, Jg. 37 (2008-11-01), S. 410-417
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Synthesis and investigation of new materials in MIS structures for the development of physical foundations of CMOS technologies of nanoelectronics
    Spiga, Sabina ; Sogoyan, A. V. ; et al.
    In: Russian Microelectronics, Jg. 39 (2010-05-20), S. 165-174
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Simulation of Transients in a Majority Gate upon Switching and Collecting Charge from the Track of a Single Particle
    Katunin, Yu. V. ; V. Ya. Stenin
    In: Russian Microelectronics, Jg. 49 (2020-09-01), S. 332-344
    Online unknown
    Zugriff:
    View record in OpenAIRE (Volltext)
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -