Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
37 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

37 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    New developments in schottky source/drain high-k/metal gate CMOS transistors
    LI, Ming-Fu ; LEE, Sungjoo ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 301-310
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Atomic vapour deposition of complex high-K thin films for sub-90 NM CMOS devices
    LINDNER, J ; MIEDL, S ; et al.
    In: Advanced short-time thermal processing for Si-based CMOS devices (Paris, 27 April - 2 May 2003), 2003, S. 459-464
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Front-end process technology for hp65/45 CMOS devices
    NARA, Yasuo ; OOTSUKA, Fumio ; et al.
    In: Silicon materials science and technology X (Denver CO, 7-12 May 2006), 2006, S. 27-31
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Integration of HIMOS<TM> flash memory in a 90nm CMOS technology
    DE VOS, Joeri ; HASPESLAGH, Luc ; et al.
    In: ULSI process integration IV (Quebec PQ, 16-20 May 2005), 2005, S. 306-315
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Ultrathin plasma nitrided oxide gate dielectrics for sub-100 nm generation CMOS technology
    JEON, Joong ; YEH, Ping ; et al.
    In: Advanced short-time thermal processing for Si-based CMOS devices (Paris, 27 April - 2 May 2003), 2003, S. 287-292
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    New reliability issues of CMOS transistors with 1.3 nm thick gate oxide
    LI, M. F ; CHO, B. J ; et al.
    In: Silicon nitride and silicon dioxide thin insulating films VII (Paris, 28 April - 2 May 2003), 2003, S. 228-240
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Advanced gate stacks with fully silicided (FUSI) gates and high-k dielectrics for low power CMOS
    OGURA, T ; SAITOH, M ; et al.
    In: Dielectrics for nanosystems II (materials science, processing, reliability, and manufacturing), 2006, S. 301-309
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Degradation of deep submicron partially depleted soi CMOS transistors under MeV proton or gamma irradiation
    SIMOEN, E ; RAFF, J. M ; et al.
    In: Microelectronics technology and devices SBMICRO 2003 (Sao Paulo, 8-11 September 2003), 2003, S. 18-27
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Impact of lanthanide contamination on ULSI CMOS
    TAYLOR, W. J ; LOVEJOY, L ; et al.
    In: High purity silicon VIII (Honolulu HI, 3-8 October 2004), 2004, S. 297-306
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    Si channel surface dependence of electrical characteristics in ultra-thin gate oxide CMOS
    MOMOSE, Hisayo Sasaki
    In: ULSI process integration III (Paris, 28 April - 2 May 2003), 2003, S. 361-374
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    High-k dielectric growth on germanium by atomic layer deposition
    RAHTU, Antti ; RALLI, Kirsi ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 476-483
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Extending the reliability of SiO2-Based dielectric to the nanometer limit
    WU, Emest Y ; SUNE, Jordi
    In: Dielectrics for nanosystems : materials science, processing, reliability, and manufacturing (Honolulu HI, 3-8 October 2004), 2004, S. 213-223
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Performance of nitrided Hf-silicate high-K gate dielectrics
    JEON, Joong ; QI, XIANG ; et al.
    In: Advanced short-time thermal processing for Si-based CMOS devices (Paris, 27 April - 2 May 2003), 2003, S. 451-457
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Development of 12 Å plasma nitrided gate dielectrics through characterization of process, physical and electrical parameters
    MINER, Gary ; KRAUS, Philip ; et al.
    In: Advanced short-time thermal processing for Si-based CMOS devices (Paris, 27 April - 2 May 2003), 2003, S. 251-264
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Charges in HFO2 ALD gate dielectrics
    BERSUKER, G ; ZEITZOFF, P. M ; et al.
    In: Advanced short-time thermal processing for Si-based CMOS devices (Paris, 27 April - 2 May 2003), 2003, S. 417-422
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    High-k gate stack engineering and low frequency noise performance
    CLAEYS, C ; SIMOEN, E ; et al.
    In: Dielectrics for nanosystems II (materials science, processing, reliability, and manufacturing), 2006, S. 287-300
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    The enhancement of poly activation by laser annealing
    YUANNING, CHEN ; JAIN, Amitabh ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 171-178
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Study of stress evolution during full silicidation for gate stacks
    TORREGIANI, C ; KITTI, J. A ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 249-256
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Properties of the interfacial layer in the high-k gate stack and transistor performance
    BERSUKER, G ; PETERSON, J ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 141-145
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    On the location and magnitude of trapped charge in poly- Si ALD-Al2O3 capped Hf-silicate gate stacks
    MAITRA, Kingsuk ; LINDER, Barry P ; et al.
    In: Advanced gate stack, source/drain and channel engineering for Si-based CMOS : naw materials, processes, 2005, S. 118-124
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -