Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
113 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

113 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Ring oscillators for CMOS process tuning and variability control
    BHUSHAN, Manjul ; GATTIKER, Anne ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 19 (2006), Heft 1, S. 10-18
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Timing Optimization and Noise Tolerance for Dynamic CMOS Susceptible to Process Variations
    YELAMARTHI, Kumar ; HENRY CHEN, Chien-In
    In: IEEE transactions on semiconductor manufacturing, Jg. 25 (2012), Heft 2, S. 255-265
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Feedforward Run-to-Run Control for Reduced Parametric Transistor Variation in CMOS Logic 0.13 μm Technology
    JEDIDI, Nader ; SALLAGOITY, Pascal ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 24 (2011), Heft 2, S. 273-279
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Temperature Sensor With an Inaccuracy of -1/+0.8 °C Using 90-nm 1-V CMOS for Online Thermal Monitoring of VLSI Circuits : International Conference on Microelectronic Test Structures
    SASAKI, Masahiro ; IKEDA, Makoto ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 21 (2008), Heft 2, S. 201-208
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Enhancement of CMOS performance by process-induced stress : Materials-related manufacturing issues in the nanochip era
    YUHAO, LUO ; NAYAK, Deepak K
    In: IEEE transactions on semiconductor manufacturing, Jg. 18 (2005), Heft 1, S. 63-68
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    ESD implantations for on-chip ESD protection with layout consideration in 0.18-μm salicided CMOS technology
    KER, Ming-Dou ; CHUANG, Che-Hao ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 18 (2005), Heft 2, S. 328-337
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Effect of CMOS technology scaling on thermal management during burn-in
    SEMENOV, Oleg ; VASSIGHI, Arman ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 16 (2003), Heft 4, S. 686-695
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Precise characterization of long-distance mismatch of CMOS devices
    SCHAPER, Ulrich ; LINNENBANK, Carsten G ; et al.
    In: 2000 ICMTS, Jg. 14 (2001), Heft 4, S. 311-317
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Shallow trench isolation for the 45-nm CMOS node and geometry dependence of STI stress on CMOS device performance : The advanced semiconductor manufacturing conference
    TILKE, Armin T ; STAPELMANN, Chris ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 20 (2007), Heft 2, S. 59-67
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    CMOS Junctionless Field-Effect Transistors Manufacturing Cost Evaluation
    WEN, Sandy M ; CHI ON, CHUI
    In: IEEE transactions on semiconductor manufacturing, Jg. 26 (2013), Heft 1, S. 162-168
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    The effect of deterministic spatial variations in retrograde well implants on shallow trench isolation for sub-0.18 μm CMOS technology
    KAPILA, D ; JAIN, A ; et al.
    In: International Workshop on Statistical Metrology, Jg. 12 (1999), Heft 4, S. 457-461
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Rigorous Extraction of Process Variations for 65-nm CMOS Design
    WEI, ZHAO ; LIU, Frank ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 22 (2009), Heft 1, S. 196-203
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A Novel BJT Structure Implemented Using CMOS Processes for High-Performance Analog Circuit Applications : The 2011 International Conference on Microelectronic Test Structures
    JUNG, Yi-Jung ; PARK, Byoung-Seok ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 25 (2012), Heft 4, S. 549-554
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Characterization for High-Performance CMOS Using In-Wafer Advanced Kelvin-Contact Device Structure
    KURODA, Rihito ; TERAMOTO, Akinobu ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 22 (2009), Heft 1, S. 126-133
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Enhancement of CMOS Performance by Process-Induced Stress.
    Luo, Yuhao ; Nayak, Deepak K.
    In: IEEE Transactions on Semiconductor Manufacturing, Jg. 18 (2005-02-01), Heft 1, S. 63-68
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Effect of tilt angle variations in a halo implant on Vth values for 0.14-μm CMOS devices
    SANTIESTEBAN, Ramon S ; ABELN, Glenn C ; et al.
    In: IEEE transactions on semiconductor manufacturing, Jg. 16 (2003), Heft 4, S. 653-655
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Test Structure for Contact and Via Failure Analysis in Deep-Submicrometer CMOS Technologies.
    Cabrini, Alessandro ; Cantarelli, Daniele ; et al.
    In: IEEE Transactions on Semiconductor Manufacturing, Jg. 19 (2006-02-01), Heft 1, S. 57-66
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A High-Density, Matched Hexagonal Transistor Structure in Standard CMOS Technology for High-Speed...
    Van den Bosch, Anne ; Steyaert, Michel S.J.
    In: IEEE Transactions on Semiconductor Manufacturing, Jg. 13 (2000-05-01), Heft 2, S. 167-172
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    Feedforward Run-to-Run Control for Reduced Parametric Transistor Variation in CMOS Logic 0.13 \mum Technology.
    Jedidi, Nader ; Sallagoity, Pascal ; et al.
    In: IEEE Transactions on Semiconductor Manufacturing, Jg. 24 (2011-05-01), Heft 2, S. 273-279
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Design-for-Manufacture for Multigate Oxide CMOS Process.
    Lin, Qi ; Ma, Mei ; et al.
    In: IEEE Transactions on Semiconductor Manufacturing, Jg. 21 (2008-02-01), Heft 1, S. 41-45
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -