Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
1.326 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

1.326 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A 10-Gb/s 275-fsec Jitter Cryo-CMOS Charge-Sampling CDR for Quantum Computing Application
    De Jong, L. ; Bas, J.I. ; et al.
    In: IEEE Microwave and Wireless Technology Letters, Jg. 33 (2023-06-01), Heft 6, S. 875-878
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    A Sub-0.25-pJ/bit 47.6-to-58.8-Gb/s Reference-Less FD-Less Single-Loop PAM-4 Bang-Bang CDR With a Deliberate-Current-Mismatch Frequency Acquisition Technique in 28-nm CMOS
    Zhao, X. ; Chen, Y. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-05-01), Heft 5, S. 1358-1371
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Pseudo-Reference Counter-Based FLL for 6 Gb/s Reference-Less CDR in 65-nm CMOS
    Lee, S. ; Harjani, R. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 69 (2022-04-01), Heft 4, S. 2096-2100
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A 0.0285-mm2 0.68-pJ/bit Single-Loop Full-Rate Bang-Bang CDR Without Reference and Separate FD Pulling Off an 8.2-Gb/s/μs Acquisition Speed of the PAM-4 Input in 28-nm CMOS
    Zhao, X. ; Chen, Y. ; et al.
    In: IEEE Journal of Solid-State Circuits, Jg. 57 (2022-02-01), Heft 2, S. 546-561
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 600-μm² Ring-VCO-Based Hybrid PLL Using a 30-μW Charge-Sharing Integrator in 28-nm CMOS
    Yang, S. ; Yin, J. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-09-01), Heft 9, S. 3108-3112
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A 0.003-mm2 440fsRMS-Jitter and −64dBc-Reference-Spur Ring-VCO-Based Type-I PLL Using a Current-Reuse Sampling Phase Detector in 28-nm CMOS
    Yang, Z. ; Chen, Y. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 68 (2021-06-01), Heft 6, S. 2307-2316
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    A low jitter 50Gb/s PAM4 CDR of Receiver in 40nm CMOS Technology
    Wang, Mengshuai ; Chen, Yingmei ; et al.
    In: 2020 International Conference on Wireless Communications and Signal Processing (WCSP), 2020-10-21, S. 349-352
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    A 65 nm CMOS Phase-locked Loop for 5G Mobile Communications
    You, Suming ; Zhang, Changchun ; et al.
    In: 2019 Photonics & Electromagnetics Research Symposium - Fall (PIERS - Fall), 2019-12-01, S. 2180-2185
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A Flexible 0.73–15.5 GHz Single LC VCO Clock Generator in 12 nm CMOS
    Xu, H. ; Luo, B. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 69 (2022-11-01), Heft 11, S. 4238-4242
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A Low-Jitter 300MHz CMOS PLL for Double Data Rate Applications
    Volobuev, Pavel S. ; Fedorov, Roman A. ; et al.
    In: 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 2019, S. 1631-1635
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    A Bandwidth-Tracking Self-Biased 5-to-2800 MHz Low-Jitter Clock Generator in 55nm CMOS
    Zhong, Naizao ; Zhang, Runxi ; et al.
    In: 2018 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2018-10-01, S. 57-60
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    A 12–14.5-GHz 10.2-mW −249-dB FoM Fractional-N Subsampling PLL With a High-Linearity Phase Interpolator in 40-nm CMOS
    Chen, Y. ; Peng, P. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 30 (2022-05-01), Heft 5, S. 634-643
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    A 73dB-A Audio VCO-ADC Based on a Maximum Length Sequence Generator in 130nm CMOS
    Perez, C. ; Quintero, A. ; et al.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-10-01), Heft 10, S. 3194-3198
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    Design of low power, high speed PLL frequency synthesizer using dynamic CMOS VLSI technology
    Nirmalraj, T. ; Radhakrishnan, S. ; et al.
    In: 2017 IEEE International Conference on Power, Control, Signals and Instrumentation Engineering (ICPCSI), 2017-09-01, S. 1074-1076
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A 0.0285mm2 0.68pJ/bit Single-Loop Full-Rate Bang-Bang CDR without Reference and Separate Frequency Detector Achieving an 8.2(Gb/s)/µs Acquisition Speed of PAM-4 data in 28nm CMOS
    Zhao, Xiaoteng ; Chen, Yong ; et al.
    In: 2020 IEEE Custom Integrated Circuits Conference (CICC), 2020-03-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    A 0.14-to-0.29-pJ/bit 14-GBaud/s Trimodal (NRZ/PAM-4/PAM-8) Half-Rate Bang-Bang Clock and Data Recovery Circuit (BBCDR) in 28-nm CMOS
    Zhao, Xiaoteng ; Chen, Yong ; et al.
    In: 2019 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2019-11-01, S. 229-232
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    A Low Power Capacitance to Frequency Converter in 180nm CMOS for an Implantable Capacitive Pressure Sensor
    Zhang, C. ; Gallichan, R. ; et al.
    In: 2019 IEEE Biomedical Circuits and Systems Conference (BioCAS), 2019-10-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    A low power high performance PLL with temperature compensated VCO in 65nm CMOS
    Ravinuthula, V. ; Finocchiaro, S.
    In: 2016 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 2016-05-01, S. 31-34
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    A 28GHz quadrature fractional-N synthesizer for 5G mobile communication with less than 100fs jitter in 65nm CMOS
    El-Halwagy, W. ; Nag, A. ; et al.
    In: 2016 IEEE Radio Frequency Integrated Circuits Symposium (RFIC), 2016-05-01, S. 118-121
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A 0.5V-to-0.9V 0.2GHz-to-5GHz Ultra-Low-Power Digitally-Assisted Analog Ring PLL with Less Than 200ns Lock Time in 22nm FinFET CMOS Technology
    Xiang, Bo ; Fan, Yongping ; et al.
    In: 2020 IEEE Custom Integrated Circuits Conference (CICC), 2020-03-01, S. 1-4
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -