Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
25 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

25 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Dynamic Supply and Threshold Voltage Scaling for CMOS Digital Circuits Using In-Situ Power Monitor
    MEHTA, Nandish ; AMRUTUR, Bharadwaj
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 20 (2012), Heft 5, S. 892-901
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    VLSI implementation of a 4 × 4-bit multiplier in a two phase drive adiabatic dynamic CMOS logic : VLSI technology toward frontiers of new market
    TAKAHASHI, Yasuhiro ; SEKINE, Toshikazu ; et al.
    In: IEICE transactions on electronics, Jg. 90 (2007), Heft 10, S. 2002-2006
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Energy-Delay Optimization of 64-Bit Carry-Lookahead Adders With a 240 ps 90 nm CMOS Design Example
    ZLATANOVICI, Radu ; KAO, Sean ; et al.
    In: IEEE journal of solid-state circuits, Jg. 44 (2009), Heft 2, S. 569-583
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Characterization of logic circuit techniques and optimization for high-leakage CMOS technologies
    CHIN, Phillip ; ZUKOWSKI, Charles A ; et al.
    In: ACM Great Lakes Symposium on VLSI, Jg. 38 (2005), Heft 3, S. 491-504
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Design techniques for single-low-VDD CMOS systems
    WANG, Jinn-Shyan ; LI, Hung-Yu ; et al.
    In: IEEE journal of solid-state circuits, Jg. 40 (2005), Heft 5, S. 1157-1165
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells
    GUERRERO, D ; MILLAN, A ; et al.
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 3, S. 444-452
    academicJournal
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Noise immunity investigation of low power design schemes
    ABBAS, Mohamed ; IKEDA, Makoto ; et al.
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 8, S. 1238-1247
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Stability of n-channel organic thin-film transistors using oxide, SAM-modified oxide and polymeric gate dielectrics
    ISMAIL, A. G ; HILL, I. G
    In: Organic electronics (Print), Jg. 12 (2011), Heft 6, S. 1033-1042
    academicJournal
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Silicon Nanowire Transistors for Implementing an Field Programmable Gate Array Architecture with Scan Chain
    BINDAL, Ahmet ; OGURA, Tomoko ; et al.
    In: Journal of nanoelectronics and optoelectronics, Jg. 4 (2009), Heft 3, S. 342-352
    academicJournal
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    A novel low-power full-adder cell for low voltage
    NAVI, Keivan ; MAEEN, Mehrdad ; et al.
    In: Integration (Amsterdam), Jg. 42 (2009), Heft 4, S. 457-467
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    Sleep switch dual threshold voltage domino logic with reduced standby leakage current
    KURSUN, Volkan ; FRIEDMAN, Eby G
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 5, S. 485-496
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Power-delay product minimization in high-performance 64-bit carry-select adders
    NEVE, Amaury ; SCHETTLER, Helmut ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 12 (2004), Heft 3, S. 235-244
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Gate-diffusion input (GDI): A power-efficient method for digital combinatorial circuits
    MORGENSHTEIN, Arkadiy ; FISH, Alexander ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 10 (2002), Heft 5, S. 566-581
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A comparative analysis of low-power low-voltage dual-edge-triggered flip-flops
    WAI, CHUNG ; LO, Timothy ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 10 (2002), Heft 6, S. 913-918
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    Full-Swing Gate Diffusion Input logic—Case-study of low-power CLA adder design
    MORGENSHTEIN, Arkadiy ; YUZHANINOV, Viacheslav ; et al.
    In: Integration (Amsterdam), Jg. 47 (2014), Heft 1, S. 62-70
    academicJournal
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Low-power low-leakage FPGA design using zigzag power gating, dual-VTH/VDD and micro-VDD-hopping : VLSI design technology in the sub-100 nm era
    TRAN, Canh Quang ; KAWAGUCHI, Hiroshi ; et al.
    In: IEICE transactions on electronics, Jg. 89 (2006), Heft 3, S. 280-286
    Online academicJournal
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Majority Voter Full Characterization for Nanomagnet Logic Circuits
    VACCA, Marco ; GRAZIANO, Mariagrazia ; et al.
    In: IEEE transactions on nanotechnology, Jg. 11 (2012), Heft 5, S. 940-947
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Near-Threshold Computing of Clocked Adiabatic Logic with Complementary Pass-Transistor Logic Circuits
    YANGBO, WU ; JIANPING, HU
    In: Journal of low power electronics (Print), Jg. 7 (2011), Heft 3, S. 393-402
    academicJournal
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    An Ultralow-Power Receiver for Wireless Sensor Networks
    AYERS, James ; MAYARAM, Kartikeya ; et al.
    In: IEEE journal of solid-state circuits, Jg. 45 (2010), Heft 9, S. 1759-1769
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    Ultra Low-Power Clocking Scheme Using Energy Recovery and Clock Gating
    MAHMOODI, Hamid ; TIRUMALASHETTY, Vishy ; et al.
    In: IEEE transactions on very large scale integration (VLSI) systems, Jg. 17 (2009), Heft 1, S. 33-44
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -