Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
69 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Publikation

Sprache

69 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Exploring ESD challenges in sub-20-nm bulk FinFET CMOS technology nodes
    Chen, Shih-Hung ; Hellings, Geert ; et al.
    In: 2013 35th Electrical Overstress/Electrostatic Discharge Symposium, 2013-09-01, S. 1-8
    Konferenz
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Point to point ESD protection network, a flexible and competitive strategy demonstrated in advanced CMOS technology
    Guitard, Nicolas ; Bourgeat, Johan ; et al.
    In: 2013 35th Electrical Overstress/Electrostatic Discharge Symposium, 2013-09-01, S. 1-10
    Konferenz
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    ESD device performance analysis in a 14nm FinFET SOI CMOS technology: Fin-based versus planar-based
    Li, Junjun ; Gauthier, Robert ; et al.
    In: Electrical Overstress/Electrostatic Discharge Symposium Proceedings 2014, 2014-09-01, S. 1-6
    Konferenz
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    Device interactions between ESD diodes and NMOS clamps in CMOS processes
    Stockinger, Michael ; Secareanu, Radu ; et al.
    In: Electrical Overstress/Electrostatic Discharge Symposium Proceedings 2014, 2014-09-01, S. 1-9
    Konferenz
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Impact of the on-chip and off-chip ESD protection network on transient-induced latch-up in CMOS IC
    Scholz, Mirko ; Chen, Shih-Hung ; et al.
    In: 2013 35th Electrical Overstress/Electrostatic Discharge Symposium, 2013-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    ESD-transient detection circuit with equivalent capacitance-coupling detection mechanism and high efficiency of layout area in a 65nm CMOS technology
    Yeh, Chih-Ting ; Ker, Ming-Dou
    In: 2013 35th Electrical Overstress/Electrostatic Discharge Symposium, 2013-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    High CDM resistant low-cap SCR for 0.9V advanced CMOS technology
    Su, Yu-Ti ; Chang, Tzu-Heng ; et al.
    In: 2013 35th Electrical Overstress/Electrostatic Discharge Symposium, 2013-09-01, S. 1-7
    Konferenz
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    4B.5 A PNP-Triggered SCR with Improved Trigger Techniques for High-Speed I/O ESD Protection in Deep Sub-Micron CMOS LSIs : Electrical overstress / electrostatic discharge
    Morishita, Y.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 400-406
    Konferenz
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    4B.7 PMOSFET-based ESD Protection in 65nm Bulk CMOS Technology for Improved External Latchup Robustness : Electrical overstress / electrostatic discharge
    Li, J. ; Gauthier, R. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 413-420
    Konferenz
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    4B.4 Current Detection Trigger Scheme for SCR Based ESD Protection of Output Drivers in CMOS Technologies Avoiding Competitive Triggering : Electrical overstress / electrostatic discharge
    Van Camp, B. ; De Ranter, F. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 393-399
    Konferenz
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    4B.2 Implementation of Diode and Bipolar Triggered SCRs for CDM Robust ESD Protection in 90nm CMOS ASICs : Electrical overstress / electrostatic discharge
    Brennan, C. J. ; Chang, S. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 380-386
    Konferenz
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    3B.6 A Low Leakage Low Cost-PMOS Based Power Supply Clamp with Active Feedback for ESD Protection in 65nm CMOS Technologies : Electrical overstress / electrostatic discharge
    Smith, J. C. ; Cline, R. A. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 298-306
    Konferenz
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    2A.5 Design Automation to Suppress Cable Discharge Event (CDE) Induced Latchup in 90nm CMOS ASICs : Electrical overstress / electrostatic discharge
    Brennan, C. J. ; Chatty, K. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 126-130
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    1B.1 Analysis of ESD Protection Components in 65nm CMOS Technology: Scaling Perspective and Impact on ESD Design Window : Electrical overstress / electrostatic discharge
    Boselli, G. ; Rodriguez, J. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 43-52
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    2A.2 Chip Level Layout and Bias Considerations for Preventing Neighboring I/O Cell Interaction-Induced Latch-up and Inter-Power Supply Latch-up in Advanced CMOS Technologies : Electrical overstress / electrostatic discharge
    Huh, Y. ; Min, K. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 100-107
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    1A.4 Class 3 HBM and Class M4 ESD Protected 5.5 GHz LNA in 90nm RF CMOS using Above - IC Inductor : Electrical overstress / electrostatic discharge
    Thijs, S. ; Natarajan, M. I. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 25-32
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    1B.4 ESD Protection for Advanced CMOS SOI Technologies : Electrical overstress / electrostatic discharge
    Khazhinsky, M. G. ; Stockinger, M. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 70-79
    Konferenz
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    2A.1 The Influence of High Resistivity Substrates on CMOS Latchup Robustness : Electrical overstress / electrostatic discharge
    Voldman, S. ; Gebreselasie, E. ; et al.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 90-99
    Konferenz
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    2A.3 The Influence of Implanted Sub-collector on CMOS Latchup Robustness : Electrical overstress / electrostatic discharge
    Voldman, S. H. ; Gebreselasie, E. G.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 108-117
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    1A.2 Diode-Based Tuned ESD Protection for 5.25-GHz CMOS LNAs : Electrical overstress / electrostatic discharge
    Hyvonen, S. ; Rosenbaum, E.
    In: ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 2005, S. 9-17
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -