Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
557 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Verlag

Publikation

Sprache

Geographischer Bezug

557 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    A Hybrid CMOS-Memristor Spiking Neural Network Supporting Multiple Learning Rules
    Florini, D. ; Gandolfi, D. ; et al.
    In: IEEE Transactions on Neural Networks and Learning Systems, Jg. 35 (2024-04-01), Heft 4, S. 5117-5129
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Energy- and Area-Efficient CMOS Synapse and Neuron for Spiking Neural Networks With STDP Learning
    Joo, B. ; Han, J. ; et al.
    In: IEEE Transactions on Circuits and Systems I: Regular Papers, Jg. 69 (2022-09-01), Heft 9, S. 3632-3642
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Full CMOS Circuit for Brain-Inspired Associative Memory With On-Chip Trainable Memristive STDP Synapse
    Vohra, S.K. ; Thomas, S.A. ; et al.
    In: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Jg. 31 (2023-07-01), Heft 7, S. 993-1003
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    A Neuromorphic CMOS Circuit With Self-Repairing Capability
    Rahiminejad, E. ; Azad, F. ; et al.
    In: IEEE Transactions on Neural Networks and Learning Systems, Jg. 33 (2022-05-01), Heft 5, S. 2246-2258
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    A 5.3 pJ/Spike CMOS Neural Array Employing Time-Modulated Axon-Sharing and Background Mismatch Calibration Techniques
    Qi, X. ; Zhao, J. ; et al.
    In: IEEE Transactions on Biomedical Circuits and Systems, Jg. 17 (2023-04-01), Heft 2, S. 286-298
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    A Process-Variation Robust RRAM-Compatible CMOS Neuron for Neuromorphic System-on-a-Chip
    Saxena, Vishal
    In: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020-10-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    CMOS Analog Four-Quadrant Multiplier Free of Voltage Reference Generators
    Sobrinho de Sousa, Antonio Jose ; de Andrade, Fabian ; et al.
    In: 2019 32nd Symposium on Integrated Circuits and Systems Design (SBCCI), 2019-08-01, S. 1-6
    Online Konferenz
    Zugriff:
    Full Text Finder (Volltext)
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Mixed-Signal Neuromorphic Computing Circuits Using Hybrid CMOS-RRAM Integration
    Saxena, V.
    In: IEEE Transactions on Circuits and Systems II: Express Briefs, Jg. 68 (2021-02-01), Heft 2, S. 581-586
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    A CMOL-Like Memristor-CMOS Neuromorphic Chip-Core Demonstrating Stochastic Binary STDP
    Camunas-Mesa, L.A. ; Vianello, E. ; et al.
    In: IEEE Journal on Emerging and Selected Topics in Circuits and Systems, Jg. 12 (2022-12-01), Heft 4, S. 898-912
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 10 öffnen
    CMOS back-end compatible memristors for in situ digital and neuromorphic computing applications.
    He, ZY ; Wang, TY ; et al.
    In: Materials horizons, Jg. 8 (2021-11-29), Heft 12, S. 3345-3355
    academicJournal
    Wie komme ich dran?
  11. Detailansicht für Treffer 11 öffnen
    CMOS Compatible Low Power Consumption Ferroelectric Synapse for Neuromorphic Computing
    Li, Z. ; Meng, J. ; et al.
    In: IEEE Electron Device Letters, Jg. 44 (2023-03-01), Heft 3, S. 532-535
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 12 öffnen
    Highly Linear Analog Spike Processing Block Integrated With an AND-Type Flash Array and CMOS Neuron Circuits
    Lee, K. ; Kwon, D. ; et al.
    In: IEEE Transactions on Electron Devices, Jg. 69 (2022-11-01), Heft 11, S. 6065-6071
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 13 öffnen
    Non-Ideal Effects of Memristor-CMOS Hybrid Circuits for Realizing Multiple-Layer Neural Networks
    Van Pham, Khoa ; Min, Kyeong-Sik
    In: 2019 IEEE International Symposium on Circuits and Systems (ISCAS), 2019-05-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  14. Detailansicht für Treffer 14 öffnen
    A Very Compact CMOS Analog Multiplier for Application in CNN Synapses
    de Sousa, Antonio Jose Sobrinho ; Cardoso, Fernando Martins ; et al.
    In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019-02-01, S. 241-244
    Konferenz
    Wie komme ich dran?
  15. Detailansicht für Treffer 15 öffnen
    A Capacitor-Less CMOS Neuron Circuit for Neuromemristive Networks
    Aziza, H. ; Moreau, M. ; et al.
    In: 2019 17th IEEE International New Circuits and Systems Conference (NEWCAS), 2019-06-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  16. Detailansicht für Treffer 16 öffnen
    Reliability of CMOS Integrated Memristive HfO2 Arrays with Respect to Neuromorphic Computing
    Mahadevaiah, M.K. ; Perez, E. ; et al.
    In: 2019 IEEE International Reliability Physics Symposium (IRPS), 2019-03-01, S. 1-4
    Konferenz
    Wie komme ich dran?
  17. Detailansicht für Treffer 17 öffnen
    Short-Term Long-Term Compute-in-Memory Architecture: A Hybrid Spin/CMOS Approach Supporting Intrinsic Consolidation
    Sheikhfaal, S. ; Demara, R.F.
    In: IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, Jg. 6 (2020-06-01), Heft 1, S. 62-70
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 18 öffnen
    Analysis of Parasitic Effects in a Crossbar in CMOS Based Neuromorphic System for Pattern Recognition Using Memristive Synapses
    Thomas, S.A. ; Vohra, S.K. ; et al.
    In: IEEE Transactions on Nanotechnology, Jg. 21 (2022), S. 380-389
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 19 öffnen
    CMOS Mixed-Signal Spiking Neural Network Circuit Using a Time-Domain Digital-To-Analog Converter
    Uenohara, Seiji ; Aihara, Kazuyuki
    In: 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021-05-01, S. 1-5
    Konferenz
    Wie komme ich dran?
  20. Detailansicht für Treffer 20 öffnen
    A Mixed-Signal Convolutional Neural Network Using Hybrid CMOS-RRAM Circuits
    Saxena, Vishal
    In: 2021 IEEE International Symposium on Circuits and Systems (ISCAS), 2021-05-01, S. 1-5
    Konferenz
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -