Zum Hauptinhalt springen
UB Hagen

Suchergebnisse

UB Katalog

Artikel & mehr
1.240 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur / Strichcode".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Gefunden in

Art der Quelle

Schlagwort

Sprache

1.240 Treffer

Sortierung: 
  1. Detailansicht für Treffer 61 öffnen
    Diagnosis of Resistive-Open and Stuck-Open Defects in Digital CMOS ICs.
    James Chien-Mo Li ; McCluskey, Edward J.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 24 (2005-11-01), Heft 11, S. 1748-1759
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 62 öffnen
    Symbolic Failure Analysis of Complex CMOS Circuits Due to Excessive Leakage Current and Charge Sharing.
    Bahar, R. Iris ; Song, Hui-Yuan ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 24 (2005-04-01), Heft 4, S. 502-515
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 63 öffnen
    A CAD Methodology for Optimizing Transistor Current and Sizing in Analog CMOS Design.
    Binkley, D.M. ; Hopper, C.E. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 22 (2003-02-01), Heft 2, S. 225-237
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 64 öffnen
    A State-Space Behavioral Model for CMOS Class E Power Amplifiers.
    Reynaert, Patrick ; Mertens, Koen L.R. ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 22 (2003-02-01), Heft 2, S. 132-138
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 65 öffnen
    Leakage Power Bounds in CMOS Digital Technologies.
    Ferré, Antoni ; Figueras, Joan
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 21 (2002-06-01), Heft 6, S. 731-738
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 66 öffnen
    A Statistical Methodology for the Design of High-Performance CMOS Current-Steering Digital-to-Analog Converters.
    Crippa, Paolo ; Turchetti, Claudio ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 21 (2002-04-01), Heft 4, S. 377-394
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 67 öffnen
    Charge-Based Analytical Model for the Evaluation of Power Consumption in Submicron CMOS Buffers.
    Rossell ó, Jos é Luis ; Segura, Jaume
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 21 (2002-04-01), Heft 4, S. 433-448
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 68 öffnen
    AMGIE--A Synthesis Environment for CMOS Analog Integrated Circuits.
    Van der Plas, Geert ; Debyser, Geert ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001-09-01), Heft 9, S. 1037-1058
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 69 öffnen
    CMOS Circuit Verification With Symbolic Switch-Level Timing Solution.
    McDonald, Clayton B. ; Bryant, Randal E.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001-03-01), Heft 3, S. 458-474
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  10. Detailansicht für Treffer 70 öffnen
    Charge-Sharing Alleviation and Detection for CMOS Domino Circuits.
    Chang, Shih-Chieh ; Cheng, Ching-Hwa
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001-02-01), Heft 2, S. 266-279
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  11. Detailansicht für Treffer 71 öffnen
    Converter-Free Multiple-Voltage Scaling Techniques for Low-Power CMOS Digital Design.
    Yeh, Yi-Jong ; Kuo, Sy-Yen
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001), Heft 1, S. 172-176
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  12. Detailansicht für Treffer 72 öffnen
    On the Detectability of CMOS Floating Gate Transistor Faults.
    Ivanov, Andre ; Rafiq, Sumbal
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001), Heft 1, S. 116-128
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  13. Detailansicht für Treffer 73 öffnen
    Delay and Current Estimation in a CMOS Inverter with an RC Load.
    Hafed, Mohamed ; Oulmane, Mourad
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001), Heft 1, S. 80-89
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  14. Detailansicht für Treffer 74 öffnen
    CMOS Op-Amp Sizing Using a Geometric Programming Formulation.
    Mandal, Pradip ; Visvanathan, V.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001), Heft 1, S. 22-38
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  15. Detailansicht für Treffer 75 öffnen
    Optimal Design of a CMOS Op-Amp via Geometric Programming.
    del Mar Hershenson, Maria ; Boyd, Stephen P.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 20 (2001), Heft 1, S. 1-21
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  16. Detailansicht für Treffer 76 öffnen
    Phase Noise on a 2-GHz CMOS LC Oscillator.
    Xie, Dingming ; Forbes, Leonard
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 19 (2000-07-01), Heft 7, S. 773-778
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  17. Detailansicht für Treffer 77 öffnen
    Principles of Substrate Crosstalk Generation in CMOS Circuits.
    Briaire, J. ; Krisch, K.S.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 19 (2000-06-01), Heft 6, S. 645-653
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  18. Detailansicht für Treffer 78 öffnen
    A joint gate sizing and buffer insertion method for optimizing delay and power in CMOS and BiCMOS combinational logic.
    Lowe, Kerry S. ; Gulak, P. Glenn
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 17 (1998-05-01), Heft 5, S. 419-434
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  19. Detailansicht für Treffer 79 öffnen
    A Comprehensive Evaluation of Integrated Circuits Side-Channel Resilience Utilizing Three-Independent-Gate Silicon Nanowire Field Effect Transistors-Based Current Mode Logic.
    Liu, Yanjiang ; He, Jiaji ; et al.
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 41 (2022-10-01), Heft 10, S. 3228-3238
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
  20. Detailansicht für Treffer 80 öffnen
    Optimum CMOS stack generation with analog constraints.
    Malavasi, Enrico ; Pandini, Davide
    In: IEEE Transactions on Computer-Aided Design of Integrated Circuits & Systems, Jg. 14 (1995), S. 107-122
    Online academicJournal
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -