Análisis de robustez ante variaciones de proceso en amplificadores CMOS integrados de bajo ruido.

This work analyzes the statistical behavior under process and mismatch variations of various 130-nm/1.2-V CMOS lownoise amplifiers (LNAs). The effects of LNAs' parameters degradation on receiver's performance are also analyzed. Amplifiers using different channel-length transistors and biasing-current values are studied. Monte Carlo simulations show that using longer-channel transistors and increasing power consumption enhance receiver's yield. Gain drop arises as the LNA parameter with highest impact on receiver failure. These results confirm the necessity of including variability analysis into conventional design methodologies, in order to trade power consumption and production cost. [ABSTRACT FROM AUTHOR]

En este artículo se presenta el análisis estadístico del comportamiento de diferentes amplificadores de bajo ruido (LNA) ante las variaciones de proceso presentes en una tecnología de fabricación de circuitos integrados CMOS, así como el impacto de las variaciones que ocurren en el LNA sobre el desempeño del receptor. Los LNA fueron diseñados utilizando una tecnología CMOS de 130 nm y 1.2 V de alimentación, siguiendo las especificaciones requeridas para receptores ZigBee® (estándar IEEE 802.15.4), en la banda de 2.4 GHz. Fueron estudiados circuitos con transistores de distintos valores de largo del canal y de corriente de polarización. De las simulaciones de Monte Carlo realizadas se obtuvo que la utilización de transistores de canal más largo y con mayor consumo de potencia disminuyen la dispersión de los parámetros de RF de los LNA, lo que aumenta el número de circuitos que cumplen con las especificaciones trazadas. Se observó que las variaciones de los parámetros de los amplificadores afectan en mayor medida el ruido del receptor que la linealidad, asociado a la caída de la ganancia del LNA por debajo del límite establecido. Los resultados presentados confirman la necesidad agregar el análisis de variabilidad a las metodologías de diseño convencionales de este tipo de circuito, con el objetivo de balancear el consumo de potencia y el costo de producción (asociado a la relación entre el número de circuitos útiles y el total fabricado). [ABSTRACT FROM AUTHOR]