Zum Hauptinhalt springen

Materials to Systems Co-Optimization Platform for Rapid Technology Development Targeting Future Generation CMOS Nodes

Pal, Ashish ; Reddy, Vinod ; et al.
In: IEEE Transactions on Electron Devices, Jg. 68 (2021-11-01), S. 5358-5363
Online unknown

Titel:
Materials to Systems Co-Optimization Platform for Rapid Technology Development Targeting Future Generation CMOS Nodes
Autor/in / Beteiligte Person: Pal, Ashish ; Reddy, Vinod ; Alexander, Blessy ; El Mehdi Bazizi ; Kim, Jongchol ; Ayyagari-Sangamalli, Buvna ; Jiang, Liu
Link:
Zeitschrift: IEEE Transactions on Electron Devices, Jg. 68 (2021-11-01), S. 5358-5363
Veröffentlichung: Institute of Electrical and Electronics Engineers (IEEE), 2021
Medientyp: unknown
ISSN: 1557-9646 (print) ; 0018-9383 (print)
DOI: 10.1109/ted.2021.3076757
Schlagwort:
  • CMOS
  • Computer architecture
  • Computer science
  • Circuit performance
  • Logic gate
  • Systems design
  • Node (circuits)
  • Electrical and Electronic Engineering
  • Technology development
  • Capacitance
  • Electronic, Optical and Magnetic Materials
  • Design technology
Sonstiges:
  • Nachgewiesen in: OpenAIRE
  • Rights: CLOSED

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -