Zum Hauptinhalt springen

MOS device conductance modelling technique for an accurate and efficient mixed-mode simulation of CMOS circuits

Teng Kiat Lee ; Samudra, Ganesh S.
In: Electronics Letters, Jg. 32 (1996), S. 264-264
Online unknown

Titel:
MOS device conductance modelling technique for an accurate and efficient mixed-mode simulation of CMOS circuits
Autor/in / Beteiligte Person: Teng Kiat Lee ; Samudra, Ganesh S.
Link:
Zeitschrift: Electronics Letters, Jg. 32 (1996), S. 264-264
Veröffentlichung: Institution of Engineering and Technology (IET), 1996
Medientyp: unknown
ISSN: 0013-5194 (print)
DOI: 10.1049/el:19960103
Schlagwort:
  • Pass transistor logic
  • Computer science
  • Depletion-load NMOS logic
  • Logic simulation
  • Logic family
  • Hardware_PERFORMANCEANDRELIABILITY
  • Logic level
  • Resistor–transistor logic
  • Integrated injection logic
  • CMOS
  • Logic gate
  • Hardware_INTEGRATEDCIRCUITS
  • Electronic engineering
  • Electrical and Electronic Engineering
  • Pull-up resistor
  • Electronic circuit
  • Voltage
  • Logic optimization
Sonstiges:
  • Nachgewiesen in: OpenAIRE
  • Rights: OPEN

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -