Zum Hauptinhalt springen

Faster Arithmetic and Logical Unit CMOS Design with Reduced Number of Transistors

Wajid, Mohd ; Patel, Rachit ; et al.
In: Computer Networks and Information Technologies ISBN: 9783642195419; (2011)
Online unknown

Titel:
Faster Arithmetic and Logical Unit CMOS Design with Reduced Number of Transistors
Autor/in / Beteiligte Person: Wajid, Mohd ; Patel, Rachit ; Parashar, Harpreet
Link:
Quelle: Computer Networks and Information Technologies ISBN: 9783642195419; (2011)
Veröffentlichung: Springer Berlin Heidelberg, 2011
Medientyp: unknown
ISBN: 978-3-642-19541-9 (print)
DOI: 10.1007/978-3-642-19542-6_100
Schlagwort:
  • Very-large-scale integration
  • Adder
  • Hardware_PERFORMANCEANDRELIABILITY
  • RC time constant
  • Programmable logic device
  • Arithmetic logic unit
  • Parasitic capacitance
  • CMOS
  • Subtractor
  • Hardware_INTEGRATEDCIRCUITS
  • Electronic engineering
  • Hardware_ARITHMETICANDLOGICSTRUCTURES
  • Arithmetic
  • Hardware_LOGICDESIGN
  • Mathematics
Sonstiges:
  • Nachgewiesen in: OpenAIRE
  • Rights: CLOSED

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -