Zum Hauptinhalt springen

Gate-engineering-based approach to improve the nanoscale DG MOSFET behavior against interfacial trap effects : Physics and technology of advanced extra functionality CMOS-based devices; Papers presented at the E-MRS spring meeting - symposium K: Physics and technology of advanced extra functionality CMOS-based devices : Strasbourg, France, 27-31 May 2013

Bentrcia, T. ; Djeffal, F. ; et al.
In: PHYSICA STATUS SOLIDI C CONFERENCES 11(1):77-80; Jg. 11 (2014) 1, S. 77-80
Konferenz

Titel:
Gate-engineering-based approach to improve the nanoscale DG MOSFET behavior against interfacial trap effects : Physics and technology of advanced extra functionality CMOS-based devices; Papers presented at the E-MRS spring meeting - symposium K: Physics and technology of advanced extra functionality CMOS-based devices : Strasbourg, France, 27-31 May 2013
Autor/in / Beteiligte Person: Bentrcia, T. ; Djeffal, F. ; Arar, D. ; Dibi, Z.
Link:
Quelle: PHYSICA STATUS SOLIDI C CONFERENCES 11(1):77-80; Jg. 11 (2014) 1, S. 77-80
Veröffentlichung: 2014
Medientyp: Konferenz
ISSN: 1610-1634 (print)
Sonstiges:
  • Nachgewiesen in: British Library Document Supply Centre Inside Serials & Conference Proceedings
  • Sprachen: English

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -