Effets des neutrons atmosphériques sur les dispositifs microélectroniques avancés, normes et applications / Effects of atmospheric neutrons on microelectronic devices , standards and applications

On sait depuis les années 80 que les rayons cosmiques terrestres, peuvent proyoquer des fautes de logique dans les circuits intégrés et la destruction de dispositifs de puissance. Les plus courants, dénommés neutrons atmosphériques, de forte énergie, supérieure, à 10 mégoélectronvolts, peuvent traverser les murs des bâtiments et à l'intérieur de ceux-ci françhir les enceintes protectrices des équipements et de leurs circuits, Le flux de ces neutrons s'étend de 10 particules/cm2heure au niveau de la mer à environ 104 porticules/cm2/heure à 30 000 pieds (10 000 mètres), altitude typique de vol des avions, avec une modulation due aux éruptions solaires, Dans les années 90, ce phénomène s'est de plus en plus accentué comme prévu par 13 « Roadmap » des dispositifs électroniques, spécialement en raison de la réduction d'échelle des transistors élémentaires, de l'augmentation de la bonde passante du signal et de l'accroissement de la taille des mémoires DRAM et SHAM utilisées soit séparément, soit enfouies dans des processeurs ou des systèmes sur une puce, L'accroissement du nombre de défaillances et du taux des fautes de logique devenant inacceptables, des normes de test et des solutions de conception ont été établies en vue de maintenir la fiabilité des produits commerciaux et d'améliprer celle d'équipements à haute fiabilité comme les calculateurs d'avions. Après une description des caractéristiques du flux de neutrons atmospheriques, cet article présente ses effets sur les principales classes de dispositifs ainsi que le cas spécifique de l'erreur logique isolée (SEU: Single Event Upset) provoquée par un seul neutron dans un circuit, ainsi de quelque possibilités de réduction de la probabilité de cet effet. Dans cet article, un madèle est proposé, appelé CCPM (Critical Cross-point Model). Il permet de construire des graphes explicitant les raisons de l'évolution de la sensibilité des transistors CMOS et CMOS/SQI avec la réduction d'échelle de leurs mailles technologiques.