Zum Hauptinhalt springen

Design and Verification of an Adder-Subtractor Using UVM Methodology

Dharani, M. ; Bharathi, M. ; et al.
In: IEEE 12th International Conference on Communication Systems and Network Technologies (CSNT); (2023-04-08) S. 26-30
Konferenz

Titel:
Design and Verification of an Adder-Subtractor Using UVM Methodology
Autor/in / Beteiligte Person: Dharani, M. ; Bharathi, M. ; Rajeswari, B.M. ; Yadav, A. Mamatha ; Niranjan, D. ; Reddy, A. Chandra Dheeraj
Quelle: IEEE 12th International Conference on Communication Systems and Network Technologies (CSNT); (2023-04-08) S. 26-30
Veröffentlichung: 2023
Medientyp: Konferenz
ISBN: 978-1-6654-6261-7 (print) ; 978-1-6654-6260-0 (print)
ISSN: 2473-5655 (print)
DOI: 10.1109/CSNT57126.2023.10134642
Sonstiges:
  • Nachgewiesen in: IEEE Xplore Digital Library

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -