A 12.5Gb/s CMOS BER test using a jitter-tolerant parallel CDR
In: IEEE International Solid-State Circuits Conference; (2004) S. 174-520
Konferenz
Zugriff:
Titel: |
A 12.5Gb/s CMOS BER test using a jitter-tolerant parallel CDR
|
---|---|
Autor/in / Beteiligte Person: | Ohtomo, Y. ; Kawamura, T. ; Nishimura, K. ; Nogawa, M. ; Koizumi, H. ; Togashi, M. |
Quelle: | IEEE International Solid-State Circuits Conference; (2004) S. 174-520 |
Veröffentlichung: | 2004 |
Medientyp: | Konferenz |
ISBN: | 0-7803-8267-6 (print) ; 978-0-7803-8267-1 (print) |
ISSN: | 0193-6530 (print) |
DOI: | 10.1109/ISSCC.2004.1332650 |
Sonstiges: |
|