Zum Hauptinhalt springen

Timing extensions of STG model and a method to simulate timed STG behavior in VHDL environment

Goncharov, M.V. ; Smirnov, A.B. ; et al.
In: Proceedings 1998 International Conference on Application of Concurrency to System Design; (1998) S. 120-129
Konferenz

Titel:
Timing extensions of STG model and a method to simulate timed STG behavior in VHDL environment
Autor/in / Beteiligte Person: Goncharov, M.V. ; Smirnov, A.B. ; Klotchkov, I.V. ; Starodoubtsev, N.A.
Quelle: Proceedings 1998 International Conference on Application of Concurrency to System Design; (1998) S. 120-129
Veröffentlichung: 1998
Medientyp: Konferenz
ISBN: 0-8186-8350-3 (print) ; 978-0-8186-8350-3 (print)
DOI: 10.1109/CSD.1998.657545
Sonstiges:
  • Nachgewiesen in: IEEE Xplore Digital Library

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -