Zum Hauptinhalt springen

An Efficient Hardware Design for Combined AES and AEGIS

Sardar, Amit ; Das, Bijoy ; et al.
In: Eighth International Conference on Emerging Security Technologies (EST); (2019-07-01) S. 1-6
Konferenz

Titel:
An Efficient Hardware Design for Combined AES and AEGIS
Autor/in / Beteiligte Person: Sardar, Amit ; Das, Bijoy ; Chowdhury, Dipanwita Roy
Quelle: Eighth International Conference on Emerging Security Technologies (EST); (2019-07-01) S. 1-6
Veröffentlichung: 2019
Medientyp: Konferenz
ISBN: 978-1-7281-5546-3 (print)
ISSN: 2472-7601 (print)
DOI: 10.1109/EST.2019.8806225
Sonstiges:
  • Nachgewiesen in: IEEE Xplore Digital Library

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -