Zum Hauptinhalt springen

對CMOS閘極氧化層線寬為130nm、90nm、65nm時的模擬與分析

陳宜澤(Chen, I-tse) ; 謝宗原(Xie, Zong-yuan) ; et al.
In: 華岡工程學報 / Chinese Culture University Hwa Kang Journal of Engineering, Jg. 20 (2006-06-01), S. 61-68
academicJournal

Titel:
對CMOS閘極氧化層線寬為130nm、90nm、65nm時的模擬與分析
Autor/in / Beteiligte Person: 陳宜澤(Chen, I-tse) ; 謝宗原(Xie, Zong-yuan) ; 馮舉威(Feng, Chu-wei) ; 邱顯嘉(Qiu, Xian-jia) ; 胡峻諺(Hu, Jim) ; 譚湘瑜(Tan, S. Y.)
Link:
Zeitschrift: 華岡工程學報 / Chinese Culture University Hwa Kang Journal of Engineering, Jg. 20 (2006-06-01), S. 61-68
Veröffentlichung: 2006
Medientyp: academicJournal
ISSN: 2077-009X (print)
Sonstiges:
  • Nachgewiesen in: HyRead Journal
  • Sprachen: Chinese, English, Japanese
  • Alternate Title: The Simulation and Analysis of CMOS Gate Dielectrics for 130nm 、90nm、65nm Technology
  • Other Title: 原題名 : 華岡工科學報

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -