Zum Hauptinhalt springen

組合せ最適化処理を加速する半導体CMOSアニーリングマシン

雅直, 山岡
In: 精密工学会誌 = Journal of the Japan Society for Precision Engineering / 会誌編集委員会 編, Jg. 85 (2019-12-01), Heft 12, S. 1044-1047
academicJournal

Titel:
組合せ最適化処理を加速する半導体CMOSアニーリングマシン
Autor/in / Beteiligte Person: 雅直, 山岡
Link:
Zeitschrift: 精密工学会誌 = Journal of the Japan Society for Precision Engineering / 会誌編集委員会 編, Jg. 85 (2019-12-01), Heft 12, S. 1044-1047
Reihe: 特集 量子コンピューティング : ポストムーア時代の精密工学
Veröffentlichung: 2019
Medientyp: academicJournal
ISSN: 0912-0289
Schlagwort:
  • CMOS annealing machine
  • combinational optimization problems
  • Ising model
  • in-memory computing
  • Subjects: CMOS annealing machine; combinational optimization problems; Ising model; in-memory computing
Sonstiges:
  • Nachgewiesen in: Japanese Periodical Index - 雑誌記事索引
  • Sprachen: Japanese

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -