Zum Hauptinhalt springen

65-nm CMOS技術を用いたAVCF型低消費電力TIA

晃司, 冨永 ; 康宏, 高橋
In: 電気学会研究会資料. ECT = The papers of technical meeting on electronic circuits, IEE Japan / 電子回路研究会 [編], Jg. 2023 (2023-11-01), Heft 54-62, S. 31-35
academicJournal

Titel:
65-nm CMOS技術を用いたAVCF型低消費電力TIA
Autor/in / Beteiligte Person: 晃司, 冨永 ; 康宏, 高橋
Link:
Zeitschrift: 電気学会研究会資料. ECT = The papers of technical meeting on electronic circuits, IEE Japan / 電子回路研究会 [編], Jg. 2023 (2023-11-01), Heft 54-62, S. 31-35
Reihe: 電子回路研究会・電子回路一般
Veröffentlichung: 2023
Medientyp: academicJournal
Sonstiges:
  • Nachgewiesen in: Japanese Periodical Index - 雑誌記事索引
  • Sprachen: Japanese

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

oder
oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

oder
oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.

xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -