Microfabrication and post-CMOS integration techniques for a reconfigurable wafer-sized circuit board
In: Electronically-submitted theses.; (2010)
Hochschulschrift
Zugriff:
The WaferBoard(tm) rapid prototyping platform for electronic systems is proposed as a tool to help meet today's tight delivery time, performance and reliability constraints. At the core of WaferBoard(tm) is the WaferIC(tm), a wafer-scale reconfigurable CMOS circuit. At the surface of this complex circuit is a sea of identical contacts, any pair of which can be interconnected through a mesh grid network called WaferNet(tm). The user can simply deposit packaged integrated circuits on the smart active surface, and then a complex interconnect pattern between these ICs can be established in a matter of minutes. As is the case with development of any novel technology, design of the platform poses several technical challenges. Some of the postprocessing and integration tasks to be accomplished on the CMOS wafer are laid out hereafter. Firstly TSV etching was studied in depth and optimized to obtain vias of aspect ratio up to 15:1. Then the processing of a 0.18μm CMOS TestChip fabricated to validate the WaferIC(tm) concept on a 1/100th scale is outlined. Topside processing is then investigated with the characterization of Anisotropic Conductive Films leading to the choice of an ultra-high fiber density Z-Axis film attached in a novel unbonded manner.
Le WaferBoard(tm) de DreamWafer qui permet de prototyper rapidement des systèmes électroniques est un outil proposé pour répondre aux contraintes de développent grandissantes de nos jours. L'objectif du WaferBoard(tm) est de réduire le temps à la commercialisation et de prototypage, tout en augmentant la fiabilité et la performance des innovations microélectroniques. Au coeur du WaferBoard(tm) se trouve le WaferIC(tm), un circuit CMOS à la taille d'une gaufre. A la surface de ce circuit complexe, un très grand nombre de points de contacts identiques est présent; n'importe quelle paire de ces points peut être interconnectée grâce aux mailles du réseau appelé WaferNet(tm). L'utilisateur peut simplement déposer ses circuits intégrés emcapsulés sur la surface active intelligente qui peut créer un réseau complexe d'interconnections entre les puces en l'espace de quelques minutes. Le développent de la plateforme présente de nombreux défis, comme c'est le cas avec toute nouvelle technologie. Certaines des tâches de post-traitement et d'intégration accomplies sur la gaufre CMOS sont détaillées ci-après. Dans un premier temps, une étude détaillée de la gravure de TSV est fournie, cette dernière est optimisée afin d'obtenir des vias ayant un rapport d'aspect de 15 pour 1. Le traitement d'un CircuitTest CMOS, 0.18μm fabriqué pour valider le concept WaferIC(tm) à une échelle d'un centième est aussi exposé. Sur le dessus de la gaufre, une caractérisation détaillée de films ACF est conduite, pour en fin de compte choisir un film d'ultra-haute densité installé d'une manière innovatrice (déposé sans être attaché).
Titel: |
Microfabrication and post-CMOS integration techniques for a reconfigurable wafer-sized circuit board
|
---|---|
Autor/in / Beteiligte Person: | Radji, Moufid |
Link: | |
Quelle: | Electronically-submitted theses.; (2010) |
Veröffentlichung: | McGill University, 2010 |
Medientyp: | Hochschulschrift |
Schlagwort: |
|
Sonstiges: |
|