Monitoring Concepts for Degradation Effects in Digital CMOS Circuits

This work focuses on modeling and monitoring the impact of aging mechanisms on digital CMOS circuits. The impact of aging is determined in the design phase by a novel circuit level model. To monitor the aging mechanisms over lifetime and to predict upcoming failures, in situ monitors are introduced. Based on the monitor information, operating parameters like supply voltage and frequency are dynamically adjusted. Thus, oversized design guard-bands can be reduced, while high reliability requirements are ensured.

In dieser Arbeit wird der Schwerpunkt auf die Modellierung und Überwachung des Einflusses von Alterungsmechanismen auf CMOS Schaltungen gelegt. Dieser Einfluss wird bereits in der Design Phase durch ein neuartiges Modell auf Schaltungsebene bestimmt. Um die Auswirkungen von Alterung über die Lebensdauer einer Schaltung abschätzen und auftretende Fehler vorhersagen zu können, werden in situ Monitore vorgestellt. Basierend auf den Monitor-Informationen, werden die Betriebsparameter der Schaltung, wie die Versorgungsspannung und Frequenz dynamisch angepasst. Auf diese Weise können große Overheads im Design reduziert und gleichzeitig die hohen Zuverlässigkeitsanforderungen erfüllt werden.