A Compact Four Transistor CMOS-Design of a Floating Memristor for Adaptive Spiking Neural Networks and Corresponding Self-X Sensor Electronics to Industry 4.0.

In this work we present, in the context of the transition from amplitude to robust spike domain sensing and electronics, a floating memristor. It can be used to construct memristor SNNs used for noise-robust conditioning and analog-to-digital conversion and manufactured using leading-edge technologies with more 'cranky' devices, low-voltage, low power, and minimal area on-chip. Also, this supports both machine learning as well as the self-x properties in advanced sensor electronics system for industry 4.0. The proposed memristor has less design complexity and a higher number of resistance levels as compared to other existing memristors. The proposed CMOS memristor is designed using AMS 0.35 μm CMOS technology and Cadence design tools. Its layout occupies an area of 70 μm × 85 μm. The simulation shows the performance of the proposed floating memristor emulator in the temperature range (-40 °C to 85 °C) and Monte-Carlo simulation. [ABSTRACT FROM AUTHOR]

In dieser Arbeit stellen wir im Kontext des Übergangs von einer Amplituden-zur robusten Pulsbereichsrepräsentation und Sensorelektronik, eine Floating-Memristor-Schaltung vor. Diese soll als Synapsenelement der Erstellung von adaptiven pulsenden Neuronennetzen dienen, die Sensorsignalkonditionierung und -nach-Digitalwandlung robust gegenüber Herstellungsschwankungen, sinkenden Betriebsspanunngen und reduziertem Aussteuerbereich, Verlustleistungs- und Flächenmimimierungsforderungen sowie Störeinflüßen erlauben und damit auch in modernsten Herstellungstechnologien mit Bauelementen sinkender Zuverlässigkeit zu lebensfähigen Sensorelektronik-Chips führen. Mit der dann gegebenen Adaptivität wird sowohl das Maschinelle Lernen unterstützt als auch die Forderung an Self-x-Eigenschaften der fortgeschrittenen Sensorelektronik für die Industrie 4.0 erfüllt. Der vorgeschlagene Memristor hat eine geringere Entwurfskomplexität und eine höhere Anzahl einstellbarer Widerstandsstufen im Vergleich zu anderen bestehenden Memristoren. Der CMOS-Memristor wurde in der AMS 0.35 um CMOS-Technologie mit der Cadence-Entwurfsumgebung entworfen. Das zugehörige Layout belegt eine Fläche von 70 μ m × 85 μ m. Die Simulation bestätigt die Leistungsfähigkeit der vorgeschlagenen Floating-Memristor-Schaltung im Temperaturbereich -40°C bis 85°C und einer Monte-Carlo-Analyse.' [ABSTRACT FROM AUTHOR]